TIDA-00359

クロック・ソリューション、リファレンス・デザイン、GSPS ADC 用

TIDA-00359

設計ファイル

概要

Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and SFDR performance.

特長
  • Frequency ranges from 300MHz to 4.8GHz
  • Low noise VCO ~ 133dBc/Hz
  • Low jitter: 0.35ps
  • This reference design is tested and includes an evaluation board, configuration software and User's Guide
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDU829.PDF (373 K)

リファレンス・デザインの概要と検証済みの性能テスト・データ

TIDRD88.PDF (1278 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDRD89.PDF (61 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDRD90.PDF (1261 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDRD92.ZIP (10461 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDRD93.ZIP (3547 K)

IC コンポーネントの 3D モデルまたは 2D 図面に使用するファイル

TIDRD91.PDF (6792 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

AC/DC & DC/DC converters (integrated FET)

TPS543274.5V ~ 18V 入力、3A、同期整流・降圧コンバータ

データシート: PDF
RF PLL / シンセサイザ

TRF3765300M~4800MHz 低ノイズ、整数 N/フラクショナル N PLL、内蔵 VCO および最大 8 出力付き

データシート: PDF | HTML
クロック・ジッタ・クリーナとシンクロナイザ

LMK048282370 ~ 2630MHz の VCO0 内蔵、超低ノイズ、JESD204B 準拠クロック・ジッタ・クリーナ。

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

LP38513パワー・グッドとイネーブル搭載、1.8V 向け、3A、超低ドロップアウト電圧レギュレータ

データシート: PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS74901パワー グッドとイネーブル搭載、3A、0.8V の低入力電圧 (VIN)、調整可能な超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
方向制御型電圧レベル・シフタ

SN74AVC4T774構成可能な電圧レベル シフト機能搭載、3 ステート出力、4 ビット、デュアル電源電圧バス トランシーバ

データシート: PDF | HTML
高速 ADC(≧10 MSPS)

ADC12J400012 ビット、4.0GSPS、RF サンプリング A/D コンバータ (ADC)

データシート: PDF | HTML

開発を始める

ハードウェア

評価ボード

ADC12J4000EVM — ADC12J4000 12 ビット、4.0GSPS、RF サンプリング A/D コンバータの評価基板

ADC12J4000EVM は、TI の (https://www.ti.com/product/ja-jp/ADC12J4000) ADC12J4000 を評価するための評価基板 (EVM) です。ADC12J4000 は、低消費電力、12 ビット、4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きアナログ入力を採用しているほか、デジタル・ダウンコンバータを内蔵しています。このダウンコンバータはプログラマブルな数値制御発振器 (NCO) を内蔵しているほか、デシメーション設定にも対応しており (デシメーションを実施していない 12 ビットの ADC (...)

ユーザー・ガイド: PDF
ログインして購入
In stock / Out of stock
制限: 設計評価を目的としたサンプルご購入のために、この制限を設けております。より多くの在庫が利用可能になった時点で、この制限はなくなります。
TI.com で取り扱いなし

技術資料

star
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
* 設計ガイド Clock Solution for GSPS ADCs Design Guide 2015年 3月 6日
ユーザー・ガイド TIDA-00359 Gerber 2015年 3月 6日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ