TIPD142
DAC サンプルおよびホールド・グリッチ低減、リファレンス・デザイン
TIPD142
概要
DAC R-2R architectures display great performance in regards to noise and accuracy, but at a cost of large glitch area. This design focuses on the reduction of major-carry glitches that occur from code specific transitions in DAC R-2R architectures. This design reduces this glitch area, making it suitable for glitch-sensitive applications such as waveform generation.
特長
- 18-bit, 0-5 V output
- R-2R DAC with S&H Glitch Reduction Circuitry
- <0.015 %FSR total unadjusted error
- <2 LSB INL
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRGT3.PDF (23 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
技術資料
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | ユーザー・ガイド | Sample & Hold Glitch Reduction for Precision Outputs Design Guide | 2013年 12月 10日 |