JAJSKP6A August   2021  – May 2022 CDCDB803

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 説明
  4. Revision History
  5. Pin Configuration and Functions
  6. Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Timing Requirements
    7. 6.7 Typical Characteristics
  7. Parameter Measurement Information
  8. Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Fail-Safe Input
      2. 8.3.2 Output Enable Control
      3. 8.3.3 SMBus
        1. 8.3.3.1 SMBus Address Assignment
    4. 8.4 Device Functional Modes
      1. 8.4.1 CKPWRGD_PD# Function
      2. 8.4.2 OE[7:0]# and SMBus Output Enables
      3. 8.4.3 Output Slew Rate Control
      4. 8.4.4 Output Impedance Control
    5. 8.5 Programming
    6. 8.6 Register Maps
      1. 8.6.1 CDCDB803 Registers
  9. Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Output Enable Control Method
        2. 9.2.2.2 SMBus Address
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Examples
  12. 12Device and Documentation Support
    1. 12.1 Device Support
      1. 12.1.1 TICS Pro
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 Trademarks
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
  13. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • 8 つの LP-HCSL 出力、プログラム可能な内蔵 85Ω (デフォルト) または 100Ω 差動出力終端付き
  • 8 つのハードウェア出力イネーブル (OE#) 制御
  • PCIe Gen 6 フィルタ後の付加位相ジッタ:20fs RMS (最大値)
  • PCIe Gen 5 フィルタ後の付加位相ジッタ:25fs RMS (最大値)
  • DB2000Q フィルタ後の付加位相ジッタ:38fs RMS (最大値)
  • 共通クロック (CC) アーキテクチャと個別リファレンス (IR) アーキテクチャをサポート
    • スペクトラム拡散対応
  • 出力間スキュー:<50ps
  • 入出力間遅延:<3ns
  • フェイルセーフ入力

  • プログラム可能な出力スルーレート制御

  • 9 つの選択可能な SMBus アドレス
  • コアおよび入出力電源電圧:3.3V
  • ハードウェア制御による低消費電力モード (PD#)
  • 消費電流:72mA (最大値)
  • 6mm × 6mm、48 ピン VQFN パッケージ