JAJSEW2D May   2017  – December 2021 AWR1243

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. Functional Block Diagram
  5. Revision History
  6. Device Comparison
    1. 6.1 Related Products
  7. Terminal Configuration and Functions
    1. 7.1 Pin Diagram
    2. 7.2 Signal Descriptions
      1. 7.2.1 Signal Descriptions
  8. Specifications
    1. 8.1 Absolute Maximum Ratings
    2. 8.2 ESD Ratings
    3. 8.3 Power-On Hours (POH)
    4. 8.4 Recommended Operating Conditions
    5. 8.5 Power Supply Specifications
    6. 8.6 Power Consumption Summary
    7. 8.7 RF Specification
    8. 8.8 Thermal Resistance Characteristics for FCBGA Package [ABL0161]
    9. 8.9 Timing and Switching Characteristics
      1. 8.9.1 Power Supply Sequencing and Reset Timing
      2. 8.9.2 Synchronized Frame Triggering
      3. 8.9.3 Input Clocks and Oscillators
        1. 8.9.3.1 Clock Specifications
      4. 8.9.4 Multibuffered / Standard Serial Peripheral Interface (MibSPI)
        1. 8.9.4.1 Peripheral Description
          1. 8.9.4.1.1 SPI Timing Conditions
          2. 8.9.4.1.2 SPI Peripheral Mode Switching Parameters (SPICLK = input, SPISIMO = input, and SPISOMI = output)
          3. 8.9.4.1.3 SPI Peripheral Mode Timing Requirements (SPICLK = input, SPISIMO = input, and SPISOMI = output)
        2. 8.9.4.2 Typical Interface Protocol Diagram (Peripheral Mode)
      5. 8.9.5 LVDS Interface Configuration
        1. 8.9.5.1 LVDS Interface Timings
      6. 8.9.6 General-Purpose Input/Output
        1. 8.9.6.1 Switching Characteristics for Output Timing versus Load Capacitance (CL)
      7. 8.9.7 Camera Serial Interface (CSI)
        1. 8.9.7.1 CSI Switching Characteristics
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Subsystems
      1. 9.3.1 RF and Analog Subsystem
        1. 9.3.1.1 Clock Subsystem
        2. 9.3.1.2 Transmit Subsystem
        3. 9.3.1.3 Receive Subsystem
      2. 9.3.2 Host Interface
    4. 9.4 Other Subsystems
      1. 9.4.1 ADC Data Format Over CSI2 Interface
  10. 10Monitoring and Diagnostics
    1. 10.1 Monitoring and Diagnostic Mechanisms
  11. 11Applications, Implementation, and Layout
    1. 11.1 Application Information
    2. 11.2 Short-, Medium-, and Long-Range Radar
    3. 11.3 Reference Schematic
  12. 12Device and Documentation Support
    1. 12.1 Device Nomenclature
    2. 12.2 Tools and Software
    3. 12.3 Documentation Support
    4. 12.4 サポート・リソース
    5. 12.5 Trademarks
    6. 12.6 Electrostatic Discharge Caution
    7. 12.7 Glossary
  13. 13Mechanical, Packaging, and Orderable Information
    1. 13.1 Packaging Information
    2. 13.2 Tray Information for

特長

  • FMCW トランシーバ
    • PLL、トランスミッタ、レシーバ、ベースバンド、ADC を内蔵
    • 76~81GHz 帯で使用可能帯域幅 4GHz
    • 4 つの受信チャネル
    • 3 つの送信チャネル (2 つを同時に使用可能)
    • フラクショナル N PLL を使用した超高精度のチャープエンジン
    • TX 出力:12dBm
    • RX ノイズ指数:
      • 14dB (76~77GHz)
      • 15dB (77~81GHz)
    • 1MHz での位相ノイズ:
      • –95dBc/Hz (76~77GHz)
      • –93dBc/Hz (77~81GHz)
  • 較正および自己テストを内蔵
    • 内蔵ファームウェア (ROM)
    • プロセスおよび温度の自己較正システム
  • ホスト・インターフェイス
    • SPI で外部プロセッサと通信可能な制御インターフェイス
    • MIPI D-PHY および CSI2 V1.1 で外部プロセッサと通信可能なデータ・インターフェイス
    • 割り込みによるフォルト通知
  • 機能安全準拠
    • 機能安全アプリケーション向けに開発
    • ASIL-D までの ISO 26262 機能安全システム設計に役立つ資料を入手可能
    • ASIL-B までのハードウェア安全度
    • 安全関連認証
      • TUV SUD により ISO 26262 認証済み (ASIL B まで)
  • AEC-Q100 認定済み
  • デバイスの高度な機能
    • ホスト・プロセッサの関与を必要としない自己監視機能を内蔵
    • 複素ベースバンド・アーキテクチャ
    • 干渉検出機能を内蔵
  • パワー・マネージメント
    • 内蔵 LDO ネットワークにより PSRR の向上を実現
    • I/O は 3.3V/1.8V のデュアル電圧に対応
  • クロック・ソース
    • 40MHz の外部駆動クロック (方形波 / 正弦波) をサポート
    • 負荷コンデンサ付きの 40MHz 水晶振動子接続をサポート
  • ハードウェア設計が簡単
    • 組み立てが簡単で低コストの PCB を設計できる 0.65mm ピッチ、161 ピン、10.4mm × 10.4mm のフリップチップ BGA パッケージ
    • 小型ソリューション・サイズ
  • 動作条件
    • 接合部温度範囲:–40℃~125℃