JAJSNV0A December   2022  – February 2023 TMAG5115

PRODUCTION DATA  

1.   1
2. 1 特長
3. 2 アプリケーション
4. 3 概要
5. 4 Revision History
6. 5 Device Comparison
7. 6 Pin Configuration and Functions
8. 7 Specifications
   1. 7.1 Absolute Maximum Ratings
   2. 7.2 ESD Ratings
   3. 7.3 Recommended Operating Conditions
   4. 7.4 Thermal Information
   5. 7.5 Electrical Characteristics
   6. 7.6 Magnetic Characteristics
   7. 7.7 Typical Characteristics
9. 8 Detailed Description
   1. 8.1 Overview
   2. 8.2 Functional Block Diagram
   3. 8.3 Feature Description
      1. 8.3.1 Field Direction Definition
      2. 8.3.2 Device Output
      3. 8.3.3 Power-On Time
      4. 8.3.4 Output Stage
      5. 8.3.5 Protection Circuits
         1. 8.3.5.1 Short-Circuit Protection
         2. 8.3.5.2 Overtemperature Protection
   4. 8.4 Device Functional Modes
10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Applications
       1. 9.2.1 Standard Circuit
          1. 9.2.1.1 Design Requirements
          2. 9.2.1.2 Detailed Design Procedure
             1. 9.2.1.2.1 Configuration Example
          3. 9.2.1.3 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
       1. 9.4.1 Layout Guidelines
       2. 9.4.2 Layout Example
11. 10Device and Documentation Support
    1. 10.1 Device Support
       1. 10.1.1 Hall Sensor Location
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
12. 11Mechanical, Packaging, and Orderable Information

TMAG5115 高速、低ジッタ、ホール効果ラッチ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。