JAJSNA0
December 2022
TPS25762-Q1
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison Table
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Recommended Components
7.5
Thermal Information
7.6
Buck-Boost Regulator
7.7
CC Cable Detection Parameters
7.8
CC VCONN Parameters
7.9
CC PHY Parameters
7.10
Thermal Shutdown Characteristics
7.11
Oscillator Characteristics
7.12
ADC Characteristics
7.13
TVS Parameters
7.14
Input/Output (I/O) Characteristics
7.15
BC1.2 Characteristics
7.16
I2C Requirements and Characteristics
7.17
Typical Characteristics
8
Parameter Measurement Information
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Feature Description
9.3.1
Device Power Management and Supervisory Circuitry
9.3.1.1
VIN UVLO and Enable/UVLO
9.3.1.2
Internal LDO Regulators
9.3.2
TVSP Device Configuration and ESD Protection
9.3.3
Buck-Boost Regulator
9.3.3.1
Buck-Boost Regulator Operation
9.3.3.2
Switching Frequency, Frequency Dither, Phase-Shift and Synchronization
9.3.3.3
VIN Supply and VIN Over-Voltage Protection
9.3.3.4
Feedback Paths and Error Amplifiers
9.3.3.5
Transconductors and Compensation
9.3.3.6
Output Voltage DAC, Soft-Start and Cable Droop Compensation
9.3.3.7
VBUS Overvoltage Protection
9.3.3.8
VBUS Undervoltage Protection
9.3.3.9
Current Sense Resistor (RSNS) and Current Limit Operation
9.3.3.10
Buck-Boost Peak Current Limits
9.3.4
USB-PD Physical Layer
9.3.4.1
USB-PD Encoding and Signaling
9.3.4.2
USB-PD Bi-Phase Marked Coding
9.3.4.3
USB-PD Transmit (TX) and Receive (Rx) Masks
9.3.4.4
USB-PD BMC Transmitter
9.3.4.5
USB-PD BMC Receiver
9.3.4.6
Squelch Receiver
9.3.5
VCONN
9.3.6
Cable Plug and Orientation Detection
9.3.6.1
Configured as a Source
9.3.6.2
Configured as a Sink
9.3.6.3
Overvoltage Protection (Px_CC1, Px_CC2)
9.3.7
ADC
9.3.7.1
ADC Divider Ratios
9.3.8
BC 1.2, Legacy and Fast Charging Modes (Px_DP, Px_DM)
9.3.9
USB2.0 Low-Speed Endpoint
9.3.10
Digital Interfaces
9.3.10.1
General GPIO
9.3.10.2
I2C Buffer
9.3.11
I2C Interface
9.3.11.1
I2C Interface Description
9.3.11.2
I2C Clock Stretching
9.3.11.3
I2C Address Setting
9.3.11.4
Unique Address Interface
9.3.11.5
I2C Pullup Resistor Calculation
9.3.12
Digital Core
9.3.12.1
Device Memory
9.3.12.2
Core Microprocessor
9.3.13
NTC Input
9.3.14
Thermal Sensors and Thermal Shutdown
9.4
Device Functional Modes
10
Application and Implementation
10.1
Application Information
10.2
Typical Application
10.2.1
Design Requirements
10.2.2
Detailed Design Procedure
10.2.2.1
Application GUI Selections
10.2.2.2
EEPROM Selection
10.2.2.3
EN/UVLO
10.2.2.4
Sense Resistor, RSNS, RCSP, RCSN and CFILT
10.2.2.5
Inductor Currents
10.2.2.6
Output Capacitor
10.2.2.7
Input Capacitor
10.2.3
Application Curves
11
Power Supply Recommendations
12
Layout
12.1
Layout Guidelines
12.2
Layout Example
13
Device and Documentation Support
13.1
Documentation Support
13.1.1
Related Documentation
13.2
ドキュメントの更新通知を受け取る方法
13.3
サポート・リソース
13.4
Trademarks
13.5
静電気放電に関する注意事項
13.6
用語集
14
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RQL|29
MPQF570A
サーマルパッド・メカニカル・データ
RQL|29
QFND612
発注情報
jajsna0_oa
1
特長
下記内容で AEC-Q100 認定済み:
デバイス温度グレード 1:-40℃~+125℃の動作時周囲温度範囲
デバイス HBM ESD 分類レベル 2
デバイス CDM ESD 分類レベル C2b
拡張コネクタ・ピン ESD 保護
プログラマブル電源 (PPS) サポート付き USB パワー・デリバリ (PD) コントローラ
広い V
IN
:5.5V~18V (最大 40V)
最大
65W
の USB PD 出力電力をサポートする 4 つの統合型昇降圧パワー・スイッチ
V
BUS
出力:3~21V、±20mV のステップ・サイズ
I
BUS
出力:0~3A、±50mA の電流制限ステップ・サイズ
V
BUS
から V
BAT
および GND への短絡保護
V
BUS
ケーブル・ドループ補償
MFi 過電流保護
スイッチング周波数:300、400、450kHz
ディザリングによる DC/DC 同期入出力
USB ポート構成オプション
1 つの USB-PD ポート (TPS25762-Q1)
2 つの USB-PD ポート (TPS25772-Q1)
USB 準拠
USB Type-C®
パワー・デリバリ・リビジョン 3.1
CC ロジック、V
CONN
ソースおよび放電
USB ケーブルの極性検出
バッテリ充電仕様リビジョン 1.2
DCP:専用充電ポート
従来型高速充電
2.7V デバイダ -3 モード
1.2V デバイダ・モード
高電圧 DCP プロトコル
マイコン・コア
ファームウェア更新
電源電圧と温度によって動作が異なるパワー・マネージメント
V
BUS
および V
BAT
への短絡保護
V
BUS
Px_DP および Px_DM
Px_CC1 および Px_CC2