JAJSGF0A October   2018  – January 2019 AFE7444

PRODUCTION DATA.  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
    1.     機能ブロック図
  4. 4改訂履歴
  5. 5概要（続き）
  6. 6デバイスおよびドキュメントのサポート
    1. 6.1 ドキュメントの更新通知を受け取る方法
    2. 6.2 コミュニティ・リソース
    3. 6.3 商標
    4. 6.4 静電気放電に関する注意事項
    5. 6.5 Glossary
  7. 7メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5 概要（続き）

各 ADC の入力パスは、デュアル DSA および RF/デジタル電力検出器を備えています。柔軟なデシメーション・オプションにより、データ帯域幅が最適化されます。

8レーン(8 TX + 8 RX)のサブクラス1準拠JESD204Bインターフェイスは、最大15Gbpsで動作します。バイパス可能なオンチップのPLLにより、クロック動作が簡素化され、オプションとしてクロック出力も可能です。