JAJSFO9E December   2015  – June 2018 DLPC230-Q1

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     DLP553x-Q1 DLPチップセットのシステム・ブロック図
  4. 改訂履歴
  5. 概要(続き)
  6. Pin Configuration and Functions
    1.     Pin Functions – Board Level Test, Debug, and Initialization
    2.     Pin Functions – Parallel Port Input Data and Control
    3.     Pin Functions – OpenLDI Ports Input Data and Control
    4.     Pin Functions – DMD Reset and Bias Control Interfaces
    5.     Pin Functions – DMD Sub-LVDS Interfaces
    6.     Pin Functions – Peripheral Interfaces
    7.     Pin Functions – GPIO Peripheral Interface
    8.     Pin Functions – Clock and PLL Support
    9.     Pin Functions – Power and Ground
  7. Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Recommended Operating Conditions
    4. 7.4  Thermal Information
    5. 7.5  Electrical Characteristics
    6. 7.6  Electrical Characteristics for Fixed Voltage I/O
    7. 7.7  DMD High-Speed Sub-LVDS Electrical Characteristics
    8. 7.8  DMD Low-Speed Sub-LVDS Electrical Characteristics
    9. 7.9  OpenLDI LVDS Electrical Characteristics
    10. 7.10 Power Dissipation Characterisics
    11. 7.11 System Oscillators Timing Requirements
    12. 7.12 Power Supply and Reset Timing Requirements
    13. 7.13 Parallel Interface General Timing Requirements
    14. 7.14 OpenLDI Interface General Timing Requirements
    15. 7.15 Parallel/OpenLDI Interface Frame Timing Requirements
    16. 7.16 Host/Diagnostic Port SPI Interface Timing Requirements
    17. 7.17 Host/Diagnostic Port I2C Interface Timing Requirements
    18. 7.18 Flash Interface Timing Requirements
    19. 7.19 TPS99000-Q1 SPI Interface Timing Requirements
    20. 7.20 TPS99000-Q1 AD3 Interface Timing Requirements
    21. 7.21 Master I2C Port Interface Timing Requirements
    22. 7.22 Chipset Component Usage Specification
  8. Parameter Measurement Information
    1. 8.1 HOST_IRQ Usage Model
    2. 8.2 Input Source
      1. 8.2.1 Supported Input Sources
      2. 8.2.2 Parallel Interface Supported Data Transfer Formats
        1. 8.2.2.1 OpenLDI Interface Supported Data Transfer Formats
          1. 8.2.2.1.1 OpenLDI Interface Bit Mapping Modes
  9. Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1  Parallel Interface
      2. 9.3.2  OpenLDI Interface
      3. 9.3.3  DMD (Sub-LVDS) Interface
      4. 9.3.4  Serial Flash Interface
      5. 9.3.5  Serial Flash Programming
      6. 9.3.6  Host Command and Diagnostic Processor Interfaces
      7. 9.3.7  GPIO Supported Functionality
      8. 9.3.8  Built-In Self Test (BIST)
      9. 9.3.9  EEPROMs
      10. 9.3.10 Temperature Sensor
      11. 9.3.11 Debug Support
    4. 9.4 Device Functional Modes
      1. 9.4.1 Standby Mode
      2. 9.4.2 Display Mode
      3. 9.4.3 Calibration Mode
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Head-Up Display
        1. 10.2.1.1 Design Requirements
      2. 10.2.2 Headlight
        1. 10.2.2.1 Design Requirements
        2. 10.2.2.2 Headlight Video Input
  11. 11Power Supply Recommendations
    1. 11.1 Power Supply Management
    2. 11.2 Hot Plug Usage
    3. 11.3 Power Supply Filtering
  12. 12Layout
    1. 12.1 Layout Guidelines
      1. 12.1.1  PCB Layout Guidelines for Internal ASIC PLL Power
      2. 12.1.2  DLPC230-Q1 Reference Clock
        1. 12.1.2.1 Recommended Crystal Oscillator Configuration
      3. 12.1.3  DMD Interface Layout Considerations
      4. 12.1.4  General PCB Recommendations
      5. 12.1.5  General Handling Guidelines for Unused CMOS-Type Pins
      6. 12.1.6  Maximum Pin-to-Pin, PCB Interconnects Etch Lengths
      7. 12.1.7  Number of Layer Changes
      8. 12.1.8  Stubs
      9. 12.1.9  Terminations
      10. 12.1.10 Routing Vias
    2. 12.2 Thermal Considerations
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 デバイス・サポート
      1. 13.1.1 デベロッパー・ネットワークの製品に関する免責事項
      2. 13.1.2 デバイスの項目表記
        1. 13.1.2.1 デバイスのマーキング
        2. 13.1.2.2 ビデオ・タイミング・パラメータの定義
    2. 13.2 商標
    3. 13.3 静電気放電に関する注意事項
    4. 13.4 Glossary
  14. 14メカニカル、パッケージ、および注文情報
    1. 14.1 DLPC230-Q1のメカニカル・データ

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
  • ZDQ|324
サーマルパッド・メカニカル・データ
発注情報

特長

  • 車載アプリケーションに対応
  • 下記内容でAEC-Q100認定済み
    • デバイス温度グレード 2: 動作時周囲温度     –40℃~105°C
    • デバイスHBM ESD分類レベル2
    • デバイスCDM ESD分類レベルC4B
  • 以下をサポートするDMDディスプレイ・コントローラ
    • DLP5530-Q1車載用車内ディスプレイ・チップセット
    • DLP5531-Q1車載用外部照明チップセット
  • ビデオ処理
    • DMD解像度に合わせて入力画像をスケーリング
    • ベゼル調整により、画像の垂直位置を±50%、水平位置を±10%まで調整できるため、機械的な位置揃えの必要が減少(HUD)
    • 解像度の低いビデオ入力に対応して、ピクセルの2倍、4倍化処理をサポート
    • ガンマ補正
  • エラー訂正(ECC)付きの組み込みプロセッサ
    • オンチップの診断およびセルフ・テスト機能
    • 温度監視、デバイス・インターフェイス監視、およびフォトダイオード監視を含むシステム診断機能
    • 無段階調光の管理機能を内蔵
    • 構成可能なGPIO
  • 外部RAM不要、画像処理用のSRAMを内蔵
  • 600MHzのSub-LVDS DMDインターフェイスによる低い消費電力と放射
  • 拡散スペクトラムのクロック処理によるEMI低減
  • ビデオ入力インターフェイス
    • シングルOpenLDI (FPD-Link I)ポートで最高110MHz
    • 最高110MHzの24ビットRGBパラレル・インターフェイス
  • 構成可能なホスト制御インターフェイス
    • 10MHzのシリアル・ペリフェラル・インターフェイス(SPI)
    • I2C (400kHz)
    • ホストIRQ信号により重要なシステム・エラーについてリアルタイムのフィードバックを提供
  • TPS99000-Q1システム管理および照明コントローラとのインターフェイス