JAJSFC5B April   2018  – June 2019 DLPC3470

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     Device Images
      1.      標準的なスタンドアロン・システム
  4. 改訂履歴
  5. Pin Configuration and Functions
    1.     Pin Functions – Board Level Test, Debug, and Initialization
    2.     Pin Functions – Parallel Port Input Data and Control
    3.     Pin Functions - DSI Input Data and Clock
    4.     Pin Functions – DMD Reset and Bias Control
    5.     Pin Functions – DMD Sub-LVDS Interface
    6.     Pin Functions – Peripheral Interface
    7.     Pin Functions – GPIO Peripheral Interface
    8.     Pin Functions – Clock and PLL Support
    9.     Pin Functions – Power and Ground
  6. Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics over Recommended Operating Conditions
    6. 6.6  Electrical Characteristics
    7. 6.7  Internal Pullup and Pulldown Characteristics
    8. 6.8  High-Speed Sub-LVDS Electrical Characteristics
    9. 6.9  Low-Speed SDR Electrical Characteristics
    10. 6.10 System Oscillators Timing Requirements
    11. 6.11 Power-Up and Reset Timing Requirements
    12. 6.12 Parallel Interface Frame Timing Requirements
    13. 6.13 Parallel Interface General Timing Requirements
    14. 6.14 BT656 Interface General Timing Requirements
    15. 6.15 Flash Interface Timing Requirements
  7. Parameter Measurement Information
    1. 7.1 HOST_IRQ Usage Model
    2. 7.2 Input Source
      1. 7.2.1 Input Source - Frame Rates and 3-D Display Orientation
      2. 7.2.2 Parallel Interface Supports Six Data Transfer Formats
        1. 7.2.2.1 PDATA Bus – Parallel Interface Bit Mapping Modes
  8. Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Pattern Display
        1. 8.3.1.1 External Pattern Mode
          1. 8.3.1.1.1 8-bit Monochrome Patterns
          2. 8.3.1.1.2 1-Bit Monochrome Patterns
        2. 8.3.1.2 Internal Pattern Mode
          1. 8.3.1.2.1 Free Running Mode
          2. 8.3.1.2.2 Trigger In Mode
      2. 8.3.2 Interface Timing Requirements
        1. 8.3.2.1  Parallel Interface
        2. 8.3.2.2  Serial Flash Interface
        3. 8.3.2.3  Serial Flash Programming
        4. 8.3.2.4  SPI Signal Routing
        5. 8.3.2.5  I2C Interface Performance
        6. 8.3.2.6  Content-Adaptive Illumination Control
        7. 8.3.2.7  Local Area Brightness Boost
        8. 8.3.2.8  3-D Glasses Operation
        9. 8.3.2.9  DMD (Sub-LVDS) Interface
        10. 8.3.2.10 DLPC3470 controller System Design Consideration – Application Notes
        11. 8.3.2.11 Calibration and Debug Support
        12. 8.3.2.12 DMD Interface Considerations
    4. 8.4 Device Functional Modes
  9. Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 3D Depth Scanner Using External Pattern Streaming Mode
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
        3. 9.2.1.3 Application Curve
      2. 9.2.2 3D Depth Scanner Using Internal Pattern Streaming Mode
        1. 9.2.2.1 Design Requirements
        2. 9.2.2.2 Detailed Design Procedure
        3. 9.2.2.3 Application Curve
  10. 10Power Supply Recommendations
    1. 10.1 System Power-Up and Power-Down Sequence
    2. 10.2 DLPC3470 controller Power-Up Initialization Sequence
    3. 10.3 DMD Fast PARK Control (PARKZ)
    4. 10.4 Hot Plug Usage
    5. 10.5 Maximum Signal Transition Time
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1  PCB Layout Guidelines for Internal ASIC PLL Power
      2. 11.1.2  DLPC3470 controller Reference Clock
        1. 11.1.2.1 Recommended Crystal Oscillator Configuration
      3. 11.1.3  General PCB Recommendations
      4. 11.1.4  General Handling Guidelines for Unused CMOS-Type Pins
      5. 11.1.5  Maximum Pin-to-Pin, PCB Interconnects Etch Lengths
      6. 11.1.6  Number of Layer Changes
      7. 11.1.7  Stubs
      8. 11.1.8  Terminations
      9. 11.1.9  Routing Vias
      10. 11.1.10 Thermal Considerations
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイス・サポート
      1. 12.1.1 デベロッパー・ネットワークの製品に関する免責事項
      2. 12.1.2 デバイスの項目表記
        1. 12.1.2.1 デバイスのマーキング
      3. 12.1.3 ビデオ・タイミング・パラメータの定義
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 コミュニティ・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • DLP2010/DLP2010NIR (0.2 WVGA) TRP DMD用ディスプレイおよび照明コントローラ
  • ディスプレイの特長
    • 最大720pの入力画像サイズに対応
    • 最高120Hzの入力フレーム・レート(2Dおよび3D)
    • 24ビットの入力ピクセル・インターフェイスに対応:
      • パラレルまたはBT656インターフェイス・プロトコル
      • 最高150MHzのピクセル・クロック
    • 画像処理 - IntelliBright™アルゴリズム、画像のサイズ変更、1Dキーストーン、CCA、プログラミング可能な逆ガンマ補正
  • 照明制御機能:
    • マシン・ビジョンおよびデジタル照射用に最適化されたパターン・ディスプレイ
    • 柔軟な内部(1D)および外部(2D)パターンのストリーミング・モード
      • 表示時間をプログラミング可能
      • 最高2500Hz (1ビット)および360Hz (8ビット)の高速パターン・レート
    • スプラッシュによるプログラミング可能な2D静的パターン
    • 内部パターンのストリーミング・モードにより、システム設計が簡素化
      • ビデオ・インターフェイス不要
      • 1000を超えるパターンをフラッシュ・メモリに格納
    • カメラ/センサ同期用の柔軟なトリガ信号
      • 1つの構成可能な入力トリガ
      • 2つの構成可能な出力トリガ
  • システム機能:
    • デバイス構成のI2C制御
    • プログラミング可能なスプラッシュ・スクリーン
    • プログラミング可能なLED電流制御
    • 電源切断時の自動DMDパーキング