JAJSH15D October   2014  – March 2019 DLPC900

PRODUCTION DATA.  

  1. 特長
  2. アプリケーション
  3. 概要
    1.     Device Images
      1.      簡略ブロック図
  4. 改訂履歴
  5. Pin Configuration and Functions
    1.     Initialization Pin Functions
    2.     DMD Control Pin Functions
    3.     DMD LVDS Interface Pin Functions
    4.     Program Memory Flash Interface Pin Functions
    5.     Port 1 and Port 2 Channel Data and Control Pin Functions
    6.     Clock and PLL Support Pin Functions
    7.     Board-Level Test and Debug Pin Functions
    8.     Device Test Pin Functions
    9.     Peripheral Interface Pin Functions
    10.     Trigger Control Pin Functions
    11.     LED Control Pin Functions
    12.     Two Controller Support Pin Functions
    13.     Reserved Pin Functions
    14.     Power and Ground Pin Functions
  6. Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics
    6. 6.6  System Oscillators Timing Requirements
    7. 6.7  Power-Up and Power-Down Timing Requirements
      1. 6.7.1 Power-Up
      2. 6.7.2 Power-Down
    8. 6.8  JTAG Interface: I/O Boundary Scan Application Timing Requirements
    9. 6.9  JTAG Interface: I/O Boundary Scan Application Switching Characteristics
    10. 6.10 Programmable Output Clocks Switching Characteristics
    11. 6.11 Port 1 and 2 Input Pixel Interface Timing Requirements
    12. 6.12 Two Pixels Per Clock (48-Bit Bus) Timing Requirements
    13. 6.13 SSP Switching Characteristics
    14. 6.14 DMD Interface Switching Characteristics
    15. 6.15 DMD LVDS Interface Switching Characteristics
    16. 6.16 Source Input Blanking Requirements
  7. Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 DMD Configurations
      2. 7.3.2 Video Timing Input Blanking Specification
      3. 7.3.3 Board-Level Test Support
      4. 7.3.4 Two Controller Considerations
      5. 7.3.5 Memory Design Considerations
        1. 7.3.5.1 Flash Memory Optimization
        2. 7.3.5.2 Operating Modes
        3. 7.3.5.3 DLPC900 Memory Space
        4. 7.3.5.4 Minimizing Memory Space
        5. 7.3.5.5 Minimizing Board Size
          1. 7.3.5.5.1 Package Selection
          2. 7.3.5.5.2 Large Density Flash
            1. 7.3.5.5.2.1 Combining Two Chip-Selects with One 32-Mbit Flash
            2. 7.3.5.5.2.2 Combining Three Chip-Selects with One 64-Mbit Flash
        6. 7.3.5.6 Minimizing Board Space
        7. 7.3.5.7 Flash Memory
    4. 7.4 Device Functional Modes
      1. 7.4.1 Structured Light Application
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Applications
      1. 8.2.1 Typical Two Controller Chipset
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 DLPC900 System Interfaces
            1. 8.2.1.2.1.1 Control Interface
            2. 8.2.1.2.1.2 Input Data Interfaces
            3. 8.2.1.2.1.3 DLPC900 System Output Interfaces
              1. 8.2.1.2.1.3.1 Illumination Interface
              2. 8.2.1.2.1.3.2 Trigger and Sync Interface
            4. 8.2.1.2.1.4 DLPC900 System Support Interfaces
              1. 8.2.1.2.1.4.1 Reference Clock and PLL
              2. 8.2.1.2.1.4.2 Program Memory Flash Interface
              3. 8.2.1.2.1.4.3 DMD Interface
      2. 8.2.2 Typical Single Controller Chipset
  9. Power Supply Recommendations
    1. 9.1 System Power Regulation
      1. 9.1.1 Power Distribution System
        1. 9.1.1.1 1.15-V System Power
        2. 9.1.1.2 1.8-V System Power
        3. 9.1.1.3 3.3-V System Power
    2. 9.2 System Environment and Defaults
      1. 9.2.1 DLPC900 System Power-Up and Reset Default Conditions
    3. 9.3 System Power-Up Sequence
      1. 9.3.1 Power-On Sense (POSENSE) Support
      2. 9.3.2 Power Good (PWRGOOD) Support
      3. 9.3.3 5-V Tolerant Support
    4. 9.4 System Reset Operation
      1. 9.4.1 Power-Up Reset Operation
      2. 9.4.2 System Reset Operation
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1  General PCB Recommendations
      2. 10.1.2  PCB Layout Guidelines for Internal Controller PLL Power
      3. 10.1.3  PCB Layout Guidelines for Quality Video Performance
      4. 10.1.4  Recommended MOSC Crystal Oscillator Configuration
      5. 10.1.5  Spread Spectrum Clock Generator Support
      6. 10.1.6  GPIO Interface
      7. 10.1.7  General Handling Guidelines for Unused CMOS-Type Pins
      8. 10.1.8  DMD Interface Considerations
        1. 10.1.8.1 Flex Connector Plating
      9. 10.1.9  PCB Design Standards
      10. 10.1.10 Signal Layers
      11. 10.1.11 Trace Widths and Minimum Spacing
      12. 10.1.12 Trace Impedance and Routing Priority
      13. 10.1.13 Power and Ground Planes
      14. 10.1.14 Power Vias
      15. 10.1.15 Decoupling
      16. 10.1.16 Fiducials
    2. 10.2 Layout Example
    3. 10.3 Thermal Considerations
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス・サポート
      1. 11.1.1 デバイスの項目表記
      2. 11.1.2 デバイスのマーキング
      3. 11.1.3 定義 - ビデオのタイミング・パラメータ
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 コミュニティ・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

特長

  • 1 つのスケーラブルなコントローラにより、DLP6500 (1080p) および DLP9000 (WQXGA) デジタル・マイクロミラー・デバイス (DMD) をサポートし、高解像度の産業用およびディスプレイ・アプリケーションに対応
  • 複数の高速パターン速度をサポート
    • 最高 9523Hz (保存済みパターン・モードまたはパターン・オンザフライ・モードを使用する 1 ビット・バイナリ・パターン)
    • 最高 1031Hz (保存済みパターン・モードまたはパターン・オンザフライ・モードを使用する 8 ビット・グレイ・パターン)
    • 最高 360Hz の外部入力 (ビデオ・パターン・モードを使用する 8 ビット・グレイ・パターン)
  • 128Mbit の内蔵 DRAM
  • 48Mbit の外部フラッシュに、最大 400 の 1 ビット・バイナリまたは 50 の 8 ビット・グレイスケール・パターンを保存 (パターンの圧縮度に依存)
  • マイクロミラーへの 1 対 1 の入力マッピング
  • パターン・モードでの複数のビット深度と LED に対応
  • カメラやセンサと簡単に同期
    • 2つの構成可能な入力トリガ
    • 2つの構成可能な出力トリガ
  • GPIO および PWM 信号を完全にプログラム可能
  • 複数の制御インターフェイス
    • 1 つの USB 1.1 スレーブ・ポートと 3 つの I2C ポート
    • LED イネーブルおよび PWM ジェネレータ
  • ビデオ・モード
    • 最高 120Hz の 24 ビット RGB 速度
    • YUV、YCrCb、RGB データ形式
    • 2 つの 24 ビット入力ピクセル・ポート
    • SVGA から 1080p までの標準ビデオ
    • WQXGA (DLP9000) には 2 つの DLPC900 コントローラが必要
  • 内蔵クロックおよびマイクロミラー・ドライバ