JAJSGB1 September   2018 DSLVDS1048

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
    1.     Device Images
      1. 3.1 アプリケーション図
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Fail-Safe Feature
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Probing LVDS Transmission Lines
        2. 9.2.2.2 Threshold
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 Power Decoupling Recommendations
      2. 11.1.2 Differential Traces
      3. 11.1.3 Termination
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントの更新通知を受け取る方法
    2. 12.2 コミュニティ・リソース
    3. 12.3 商標
    4. 12.4 静電気放電に関する注意事項
    5. 12.5 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • 最大400Mbpsの信号速度用に設計
  • フロースルーのピン配置によりPCBレイアウトを簡素化
  • チャネル間スキュー: 150ps (標準値)
  • 差動スキュー: 100ps (標準値)
  • 最大伝搬遅延: 2.7ns
  • 3.3V電源の設計
  • 電源オフ時にLVDS入力が高インピーダンス
  • 低消費電力の設計(3.3V静的で40mW)
  • 既存の5V LVDSドライバと相互運用可能
  • 小振幅(標準値350mV)の差動信号レベルを許容
  • 入力フェイルセーフのサポート
    • オープン、短絡、および終端
  • 0V～−100mVのスレッショルド領域
  • 動作温度範囲: -40°C～+85°C
  • ANSI/TIA/EIA-644規格を満たすか上回る
  • TSSOPパッケージで供給