JAJSKZ6A January   2021  – May 2022 INA228

PRODUCTION DATA  

  1. 特長
  2. アプリケーション
  3. 概要
  4. 改訂履歴
  5. ピン構成と機能
  6. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件 (I2C)
    7. 6.7 タイミング図
    8. 6.8 標準的特性
  7. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 特長の説明
      1. 7.3.1 多用途の高電圧測定機能
      2. 7.3.2 内部測定および計算エンジン
      3. 7.3.3 低いバイアス電流
      4. 7.3.4 高精度デルタ - シグマ ADC
        1. 7.3.4.1 低レイテンシのデジタル・フィルタ
        2. 7.3.4.2 フレキシブルな変換時間と平均化
      5. 7.3.5 シャント抵抗ドリフト補償
      6. 7.3.6 内蔵高精度発振器
      7. 7.3.7 マルチアラート監視とフォルト検出
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウン・モード
      2. 7.4.2 パワーオン・リセット
    5. 7.5 プログラミング
      1. 7.5.1 I2C シリアル・インターフェイス
        1. 7.5.1.1 I2C シリアル・インターフェイスを使用した書き込みと読み取り
        2. 7.5.1.2 高速 I2C モード
        3. 7.5.1.3 SMBus のアラート応答
    6. 7.6 レジスタ・マップ
      1. 7.6.1 INA228 レジスタ
  8. アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 デバイスの測定範囲と分解能
      2. 8.1.2 電流、電力、エネルギー、および充電の計算
      3. 8.1.3 ADC 出力のデータ・レートとノイズ性能
      4. 8.1.4 入力フィルタリングに関する検討事項
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 シャント抵抗の選択
        2. 8.2.2.2 デバイスの構成
        3. 8.2.2.3 シャント・キャリブレーション・レジスタのプログラム
        4. 8.2.2.4 目標のフォルト・スレッショルドの設定
        5. 8.2.2.5 戻り値の計算
      3. 8.2.3 アプリケーション曲線
  9. 電源に関する推奨事項
  10. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 Receiving Notification of Documentation Updates
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 Electrostatic Discharge Caution
    5. 11.5 Glossary
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

入力フィルタリングに関する検討事項

これまでに説明したように、INA228 にはノイズ・フィルタリングの複数のオプションが提供されており、ユーザーは ADC_CONFIG レジスタで変換時間と平均化の数を個別に選択することができます。変換時間はシャント電圧とバス電圧の測定値に対して個別に設定できるため、電源バスの監視における柔軟性が向上します。

内蔵 ADC は優れた内部ノイズ除去機能を実現していますが、サンプリング・レート高調波、またはその付近で発生する過渡によって障害が起きる可能性があります。これらの信号は 1MHz 以上であるため、デバイスの入力時にフィルタリングを導入することで管理することが可能です。高周波信号をフィルタリングすることにより、測定値の精度にほぼ影響を与えずに、フィルタ上に値の低い直列抵抗を使用することができます。最良の結果を得るためには、可能な限り最小の直接抵抗 (標準で 100Ω 以下) とセラミック・コンデンサを使用してフィルタリングを行います。このコンデンサの推奨値は、0.1μF~1μF です。図 8-1 に、入力にフィルタを追加したデバイスを示します。

デバイス入力に対しては、さらに過負荷状態も考慮します。デバイス入力の公差は、IN+ ピンと IN- ピンの両端で ±40V の差動となるように規定されています。大きな差動シナリオでは、シャントの負荷側でグランドに短絡する可能性があります。この種類のイベントが発生した場合、シャント両端に電源電圧がフルに印加される可能性があります (ただし、電源またはエネルギー保存コンデンサがサポートしている場合に限る)。グランドへの短絡を除去すると、誘導性キックバックが発生して、デバイスの 40V の差動、または 85V の同相絶対最大定格を超える可能性があります。誘導性キックバック電圧は、十分なエネルギー保存コンデンサと組み合わせたツェナー型過渡吸収デバイス (一般に TRANSZORB といいます) によって最適に制御されます。電流センシング抵抗を電流が通過するとき、その両端に発生する電圧を測定するために使用される下限側電流シャント監視については、「電流シャント監視の過渡堅牢性」のリファレンス設計を参照してください。

シャントの片側または両側に、大容量のエネルギー保存や電解コンデンサがないアプリケーションでは、入力に対して電圧の過剰な dV/dt が印加されることにより、入力オーバーストレス状態が発生する可能性があります。このイベントの主な原因は、物理的な短絡です。この問題は、大量の電流を流せるシステムのデバイスで、過剰な dV/dt によって ESD 保護が作動する可能性があることです。デバイスの各入力と直列に 10Ω 抵抗を追加することで、この dV/dt 障害の最大 40V のデバイスの差動電圧定格に対する入力は十分に保護されることが、テストによって証明されます。これらの抵抗を記載されている範囲内で選択することにより、精度への影響を最小限に抑えることができます。

GUID-20201111-CA0I-WK5X-W9FC-TNNKFLVZNVKQ-low.gif図 8-1 入力フィルタリング

RFILTER に、100Ω を超える値は使用しないでください。ゲイン誤差が低下し、非直線性が向上します。