JAJS280O October   2003  – March 2019 TMS320F2801 , TMS320F28015 , TMS320F28016 , TMS320F2802 , TMS320F2806 , TMS320F2808 , TMS320F2809

PRODUCTION DATA.  

  1. 1デバイスの概要
    1. 1.1 特長
    2. 1.2 アプリケーション
    3. 1.3 概要
    4. 1.4 機能ブロック図
  2. 2改訂履歴
  3. 3Device Comparison
    1. 3.1 Related Products
  4. 4Terminal Configuration and Functions
    1. 4.1 Pin Diagrams
    2. 4.2 Signal Descriptions
  5. 5Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  ESD Ratings – Automotive
    3. 5.3  ESD Ratings – Commercial
    4. 5.4  Recommended Operating Conditions
    5. 5.5  Power Consumption Summary
      1. Table 5-1 TMS320F2809, TMS320F2808 Current Consumption by Power-Supply Pins at 100-MHz SYSCLKOUT
      2. Table 5-2 TMS320F2806 Current Consumption by Power-Supply Pins at 100-MHz SYSCLKOUT
      3. Table 5-3 TMS320F2802, TMS320F2801 Current Consumption by Power-Supply Pins at 100-MHz SYSCLKOUT
      4. Table 5-4 TMS320C2802, TMS320C2801 Current Consumption by Power-Supply Pins at 100-MHz SYSCLKOUT
      5. 5.5.1     Reducing Current Consumption
      6. 5.5.2     Current Consumption Graphs
    6. 5.6  Electrical Characteristics
    7. 5.7  Thermal Resistance Characteristics for F280x 100-Ball GGM Package
    8. 5.8  Thermal Resistance Characteristics for F280x 100-Pin PZ Package
    9. 5.9  Thermal Resistance Characteristics for C280x 100-Ball GGM Package
    10. 5.10 Thermal Resistance Characteristics for C280x 100-Pin PZ Package
    11. 5.11 Thermal Resistance Characteristics for F2809 100-Ball GGM Package
    12. 5.12 Thermal Resistance Characteristics for F2809 100-Pin PZ Package
    13. 5.13 Thermal Design Considerations
    14. 5.14 Timing and Switching Characteristics
      1. 5.14.1 Timing Parameter Symbology
        1. 5.14.1.1 General Notes on Timing Parameters
        2. 5.14.1.2 Test Load Circuit
        3. 5.14.1.3 Device Clock Table
          1. Table 5-6 TMS320x280x Clock Table and Nomenclature (100-MHz Devices)
          2. Table 5-7 TMS320x280x/2801x Clock Table and Nomenclature (60-MHz Devices)
      2. 5.14.2 Power Sequencing
        1. Table 5-8 Reset (XRS) Timing Requirements
      3. 5.14.3 Clock Requirements and Characteristics
        1. Table 5-9  Input Clock Frequency
        2. Table 5-10 XCLKIN Timing Requirements - PLL Enabled
        3. Table 5-11 XCLKIN Timing Requirements - PLL Disabled
        4. Table 5-12 XCLKOUT Switching Characteristics (PLL Bypassed or Enabled)
      4. 5.14.4 Peripherals
        1. 5.14.4.1 General-Purpose Input/Output (GPIO)
          1. 5.14.4.1.1 GPIO - Output Timing
            1. Table 5-13 General-Purpose Output Switching Characteristics
          2. 5.14.4.1.2 GPIO - Input Timing
            1. Table 5-14 General-Purpose Input Timing Requirements
          3. 5.14.4.1.3 Sampling Window Width for Input Signals
          4. 5.14.4.1.4 Low-Power Mode Wakeup Timing
            1. Table 5-15 IDLE Mode Timing Requirements
            2. Table 5-16 IDLE Mode Switching Characteristics
            3. Table 5-17 STANDBY Mode Timing Requirements
            4. Table 5-18 STANDBY Mode Switching Characteristics
            5. Table 5-19 HALT Mode Timing Requirements
            6. Table 5-20 HALT Mode Switching Characteristics
        2. 5.14.4.2 Enhanced Control Peripherals
          1. 5.14.4.2.1 Enhanced Pulse Width Modulator (ePWM) Timing
            1. Table 5-21 ePWM Timing Requirements
            2. Table 5-22 ePWM Switching Characteristics
          2. 5.14.4.2.2 Trip-Zone Input Timing
            1. Table 5-23 Trip-Zone input Timing Requirements
          3. 5.14.4.2.3 High-Resolution PWM Timing
            1. Table 5-24 High-Resolution PWM Characteristics at SYSCLKOUT = 60–100 MHz
          4. 5.14.4.2.4 Enhanced Capture (eCAP) Timing
            1. Table 5-25 Enhanced Capture (eCAP) Timing Requirement
            2. Table 5-26 eCAP Switching Characteristics
          5. 5.14.4.2.5 Enhanced Quadrature Encoder Pulse (eQEP) Timing
            1. Table 5-27 Enhanced Quadrature Encoder Pulse (eQEP) Timing Requirements
            2. Table 5-28 eQEP Switching Characteristics
          6. 5.14.4.2.6 ADC Start-of-Conversion Timing
            1. Table 5-29 External ADC Start-of-Conversion Switching Characteristics
        3. 5.14.4.3 External Interrupt Timing
          1. Table 5-30 External Interrupt Timing Requirements
          2. Table 5-31 External Interrupt Switching Characteristics
        4. 5.14.4.4 I2C Electrical Specification and Timing
          1. Table 5-32 I2C Timing
        5. 5.14.4.5 Serial Peripheral Interface (SPI) Timing
          1. 5.14.4.5.1 SPI Master Mode Timing
            1. Table 5-33 SPI Master Mode External Timing (Clock Phase = 0)
            2. Table 5-34 SPI Master Mode External Timing (Clock Phase = 1)
          2. 5.14.4.5.2 SPI Slave Mode Timing
            1. Table 5-35 SPI Slave Mode External Timing (Clock Phase = 0)
            2. Table 5-36 SPI Slave Mode External Timing (Clock Phase = 1)
      5. 5.14.5 Emulator Connection Without Signal Buffering for the DSP
      6. 5.14.6 Flash Timing
        1. Table 5-37 Flash Endurance for A and S Temperature Material
        2. Table 5-38 Flash Endurance for Q Temperature Material
        3. Table 5-39 Flash Parameters at 100-MHz SYSCLKOUT
        4. Table 5-40 Flash/OTP Access Timing
        5. Table 5-41 Flash Data Retention Duration
    15. 5.15 On-Chip Analog-to-Digital Converter
      1. Table 5-43 ADC Electrical Characteristics
      2. 5.15.1     ADC Power-Up Control Bit Timing
        1. Table 5-44 ADC Power-Up Delays
        2. Table 5-45 Current Consumption for Different ADC Configurations (at 12.5-MHz ADCCLK)
      3. 5.15.2     Definitions
      4. 5.15.3     Sequential Sampling Mode (Single-Channel) (SMODE = 0)
        1. Table 5-46 Sequential Sampling Mode Timing
      5. 5.15.4     Simultaneous Sampling Mode (Dual-Channel) (SMODE = 1)
        1. Table 5-47 Simultaneous Sampling Mode Timing
      6. 5.15.5     Detailed Descriptions
    16. 5.16 Migrating From F280x Devices to C280x Devices
      1. 5.16.1 Migration Issues
    17. 5.17 ROM Timing (C280x only)
      1. Table 5-48 ROM/OTP Access Timing
  6. 6Detailed Description
    1. 6.1 Brief Descriptions
      1. 6.1.1  C28x CPU
      2. 6.1.2  Memory Bus (Harvard Bus Architecture)
      3. 6.1.3  Peripheral Bus
      4. 6.1.4  Real-Time JTAG and Analysis
      5. 6.1.5  Flash
      6. 6.1.6  ROM
      7. 6.1.7  M0, M1 SARAMs
      8. 6.1.8  L0, L1, H0 SARAMs
      9. 6.1.9  Boot ROM
      10. 6.1.10 Security
      11. 6.1.11 Peripheral Interrupt Expansion (PIE) Block
      12. 6.1.12 External Interrupts (XINT1, XINT2, XNMI)
      13. 6.1.13 Oscillator and PLL
      14. 6.1.14 Watchdog
      15. 6.1.15 Peripheral Clocking
      16. 6.1.16 Low-Power Modes
      17. 6.1.17 Peripheral Frames 0, 1, 2 (PFn)
      18. 6.1.18 General-Purpose Input/Output (GPIO) Multiplexer
      19. 6.1.19 32-Bit CPU-Timers (0, 1, 2)
      20. 6.1.20 Control Peripherals
      21. 6.1.21 Serial Port Peripherals
    2. 6.2 Peripherals
      1. 6.2.1  32-Bit CPU-Timers 0/1/2
      2. 6.2.2  Enhanced PWM Modules (ePWM1/2/3/4/5/6)
      3. 6.2.3  Hi-Resolution PWM (HRPWM)
      4. 6.2.4  Enhanced CAP Modules (eCAP1/2/3/4)
      5. 6.2.5  Enhanced QEP Modules (eQEP1/2)
      6. 6.2.6  Enhanced Analog-to-Digital Converter (ADC) Module
        1. 6.2.6.1 ADC Connections if the ADC Is Not Used
        2. 6.2.6.2 ADC Registers
      7. 6.2.7  Enhanced Controller Area Network (eCAN) Modules (eCAN-A and eCAN-B)
      8. 6.2.8  Serial Communications Interface (SCI) Modules (SCI-A, SCI-B)
      9. 6.2.9  Serial Peripheral Interface (SPI) Modules (SPI-A, SPI-B, SPI-C, SPI-D)
      10. 6.2.10 Inter-Integrated Circuit (I2C)
      11. 6.2.11 GPIO MUX
    3. 6.3 Memory Maps
    4. 6.4 Register Map
      1. 6.4.1 Device Emulation Registers
    5. 6.5 Interrupts
      1. 6.5.1 External Interrupts
    6. 6.6 System Control
      1. 6.6.1 OSC and PLL Block
        1. 6.6.1.1 External Reference Oscillator Clock Option
        2. 6.6.1.2 PLL-Based Clock Module
        3. 6.6.1.3 Loss of Input Clock
      2. 6.6.2 Watchdog Block
    7. 6.7 Low-Power Modes Block
  7. 7Applications, Implementation, and Layout
    1. 7.1 TI Design or Reference Design
  8. 8デバイスおよびドキュメントのサポート
    1. 8.1 はじめに
    2. 8.2 デバイスおよび開発ツールの項目表記
    3. 8.3 ツールとソフトウェア
    4. 8.4 ドキュメントのサポート
    5. 8.5 関連リンク
    6. 8.6 Community Resources
    7. 8.7 商標
    8. 8.8 静電気放電に関する注意事項
    9. 8.9 Glossary
  9. 9メカニカル、パッケージ、および注文情報
    1. 9.1 パッケージ情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • PZ|100
  • NMF|100
サーマルパッド・メカニカル・データ
発注情報

8.4 ドキュメントのサポート

ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の「アラートを受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

プロセッサおよび関連ペリフェラルに関する最新ドキュメント、その他の技術資料を以下に示します。

正誤表

『TMS320F280x、TMS320C280x、TMS320F2801x DSP シリコン正誤表』では、シリコンの各バージョンについての勧告事項と使用上の注意を説明しています。

CPU ユーザー・ガイド

『TMS320C28x CPU および命令セット・リファレンス・ガイド』では、TMS320C28x 固定小数点デジタル信号プロセッサ (DSP) の CPU (Central Processing Unit) およびアセンブリ言語命令について説明しています。これらのDSPで利用可能なエミュレーション機能についても解説しています。

『TMS320x280x、2801x、2804x DSP システム制御および割り込みリファレンス・ガイド』では、280x デジタル信号プロセッサ (DSP) の各種の割り込みおよびシステム制御機能について説明しています。

ペリフェラル・ガイド

『C2000 リアルタイム制御ペリフェラル・リファレンス・ガイド』では、28x デジタル信号プロセッサ (DSP) のペリフェラル・リファレンス・ガイドについて説明しています。

『TMS320x280x、2801x、2804x DSP アナログ/デジタル・コンバータ (ADC) モジュール・リファレンス・ガイド』では、オンチップの 12 ビット・パイプライン ADC モジュールの構成および使用方法を説明しています。

『TMS320x280x、2801x、2804x 拡張パルス幅変調器(ePWM)モジュール・リファレンス・ガイド』では、拡張パルス幅変調器の主要な分野として、デジタル・モータ制御、スイッチ・モード電源制御、無停電電源 (UPS)、その他の電力変換形式について説明しています。

『TMS320x280x、2801x、2804x 拡張直交エンコーダ・パルス (eQEP) モジュール・リファレンス・ガイド』では、eQEP モジュールについて説明しています。このモジュールは、リニアまたはロータリー増分エンコーダに接続し、高性能のモーションおよび位置制御システムにおいて、回転している機械の位置、方向、速度情報を収集するために使用されます。モジュールの説明とレジスタも含まれています。

『TMS320x280x、2801x、2804x 拡張キャプチャ (eCAP) モジュール・リファレンス・ガイド』では、拡張キャプチャ・モジュールについて説明しています。モジュールの説明とレジスタも含まれています。

『TMS320x280x、2801x、2804x 高分解能パルス幅変調器 (HRPWM) リファレンス・ガイド』では、パルス幅変調器 (HRPWM) の高分解能拡張機能の動作について説明しています。

『TMS320x280x/2801x 拡張コントローラ・エリア・ネットワーク(eCAN)リファレンス・ガイド』では、x280x および x2801x デバイスの eCAN (拡張コントローラ・エリア・ネットワーク) について説明しています。

『TMS320x280x、2801x、2804x シリアル通信インターフェイス (SCI) リファレンス・ガイド』では、TMS320x280x、2801x、2804x デバイスで利用可能なシリアル通信インターフェイス (SCI) モジュールの機能と動作について説明しています。

『TMS320x280x、2801x、2804x シリアル・ペリフェラル・インターフェイス・リファレンス・ガイド』では、シリアル・ペリフェラル・インターフェイスの動作について説明しています。

『TMS320x280x、2801x、2804x IC相互接続 (I2C) モジュール・リファレンス・ガイド』では、I2C (IC相互接続) モジュールの機能と動作について説明しています。

『TMS320x280x、2801x、2804x ブートROMリファレンス・ガイド』では、ブートローダー (出荷時にプログラムされるブート・ローディング・ソフトウェア) の目的と機能について説明しています。また、デバイスのオンチップ・ブート ROM の他の内容についても記述されており、すべての情報について、メモリ内の位置が明記されています。

ツール・ガイド

『TMS320C28x アセンブリ言語ツール v18.12.0.LTS ユーザー・ガイド』では、TMS320C28x デバイス用のアセンブリ言語ツール (アセンブリ言語コードを開発するためのアセンブラや他のツール)、アセンブラのディレクティブ、マクロ、一般的なオブジェクト・ファイル・フォーマット、シンボリック・デバッグ・ディレクティブについて説明しています。

『TMS320C28x 最適化 C/C++ コンパイラ v18.12.0.LTS ユーザー・ガイド』では、TMS320C28x C/C++ コンパイラについて説明しています。このコンパイラは、ANSI標準のC/C++ソースコードから、TMS320C28xデバイス用のTMS320 DSPアセンブリ言語ソースコードを生成します。

『TMS320C28x DSP/BIOS 5.x アプリケーション・プログラミング・インターフェイス (API) リファレンス・ガイド』では、DSP/BIOS を使用する開発について説明しています。

アプリケーション・レポート

『『TMS320x281xからTMS320x2833xまたは2823xへの移行の概要』では、281x デバイスの設計から 2833x または 2823x の設計に移行する方法について説明しています。

『TMS320x280xからTMS320x2833xまたは2823xへの移行の概要』では、280x デバイスの設計から 2833x または 2823x の設計に移行する方法について説明しています。

『TMS320C28x FPU 入門』では、C2000™ Delfino マイクロコントローラ・デバイスの浮動小数点ユニット (FPU) の概要を説明しています。

『TMS320F28xxx DSPの内部フラッシュ・メモリからアプリケーションを実行する』では、オンチップのフラッシュ・メモリからアプリケーションを実行するよう正しく構成するための要件を説明しています。DSP/BIOSのプロジェクトとそれ以外のプロジェクトの両方についての要件が説明されています。サンプル・コード・プロジェクトも含まれています。

『C/C++ での TMS320x28xx および 28xxx ペリフェラルのプログラミング』では、28x DSP 用の C/C++ コーディングを簡単に行うための、ハードウェア抽象化レイヤの実装について説明しています。この方法が従来の#defineマクロと比較され、コード効率や、特別な場合のレジスタについても触れられています。

『TMS320F280x デジタル信号コントローラで PWM 出力をデジタル/アナログ・コンバータとして使用する』では、TMS320F280x ファミリのデジタル信号コントローラに実装されている、オンチップのパルス幅変調 (PWM) 信号ジェネレータを、デジタル/アナログ・コンバータ (DAC) として使用する方法を紹介しています。

『TUSB3410 USB-to-UART ブリッジ・チップを使用する TMS320F280x デジタル信号コントローラの USB 接続性』では、単純な通信エコー・プログラムを使用する開発システムのハードウェア接続や、ソフトウェアの準備と動作について説明しています。

『TMS320x280x、28xxx の拡張直交エンコーダ・パルス (eQEP) モジュールを専用キャプチャとして使用する』では、eQEP モジュールを専用のキャプチャ・ユニットとして使用する方法を紹介しており、TMS320x280x、28xxx ファミリのプロセッサに適用可能です。

『ePWM モジュールによる 0%～100% のデューティ・サイクル制御』では、ePWM モジュールを使用して 0%～100% のデューティ・サイクル制御を行う方法の指針を説明しており、TMS320x280x ファミリのプロセッサに適用可能です。

『TMS320x280x および TMS320F2801x ADC の較正』では、TMS320x280x および TMS320F2801x デバイスに搭載されている 12 ビット ADC の絶対精度を向上させる方法について説明しています。固有のゲインおよびオフセット誤差は、ADCの絶対精度に影響を及ぼします。このレポートに記載されている方法により、ADCの絶対精度を0.5%以内のレベルに向上できます。このアプリケーション・レポートには、F2808 EzDSP上のRAMから実行されるサンプル・プログラムをダウンロードするオプションがあります。

『TMS320C28x DSPのオンライン・スタック・オーバーフローの検出』では、TMS320C28x DSP のオンライン・スタック・オーバーフロー検出の手法を説明しています。DSP/BIOSアプリケーションとそれ以外のアプリケーションの両方について、オーバーフロー検出を実装するための機能を含むCソース・コードが紹介されています。

『TMS320281x から TMS320x280x への移行の概要』では、アプリケーションの移行を支援するため、テキサス・インスツルメンツ製の TMS320x281x と TMS320x280x/2801x/2804x DSP との相違点について説明しています。

『半導体のパッキング手法』では、半導体デバイスをエンド・ユーザーへの配送用に準備するためのパッキング手法について説明しています。

『IBIS (I/O バッファ情報仕様) モデル作成の概要』では、IBIS について歴史、利点、互換性、モデルの生成フロー、入力/出力構造のモデル作成におけるデータの要件、将来の動向など、各種の側面から解説しています。

『組み込みプロセッサの有効寿命の計算』では、TI の組み込みプロセッサ (EP) を電子機器システムで、電力を供給して使用したときの有効寿命を計算するための手法を説明しています。これは、TI EPの信頼性が最終システムの信頼性要件を満たすかどうかを判定したい一般的なエンジニアを対象としています。

『半導体とICパッケージの熱指標』では、従来型と新型の熱指標について記述され、システム・レベルの接合部温度推定に関して、それぞれの用途を説明しています。

『ミッション・プロファイルの FIT の計算』では、TI の信頼性ディレーティング・ツールを使用して、システムのミッション・プロファイルについて電源オン状態でのコンポーネント・レベル FIT を計算する方法を説明しています。

『C2000™ マイクロコントローラのシリアル・フラッシュ・プログラミング』では、フラッシュ・カーネルおよび ROM ローダーを使用したデバイスのシリアル・プログラミングについて説明しています。