JAJSGS5Q April   2009  – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成と機能
    1. 5.1 ピン構造図
    2. 5.2 信号概要
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 – 車載用
    3. 6.3  ESD 定格 – 民生用
    4. 6.4  推奨動作条件
    5. 6.5  消費電力の概略
      1. 6.5.1 TMS320F2803x の消費電流 (60MHz の SYSCLKOUT)
      2. 6.5.2 消費電流の低減
      3. 6.5.3 消費電流グラフ (VREG 有効)
    6. 6.6  電気的特性
    7. 6.7  熱抵抗特性
      1. 6.7.1 PN パッケージ
      2. 6.7.2 PAG パッケージ
      3. 6.7.3 RSH パッケージ
    8. 6.8  熱設計の検討事項
    9. 6.9  MCU との JTAG デバッグ プローブ接続 (信号バッファリングなし)
    10. 6.10 パラメータ情報
      1. 6.10.1 タイミング パラメータの記号
      2. 6.10.2 タイミング パラメータに関する一般的な注意事項
    11. 6.11 テスト負荷回路
    12. 6.12 電源シーケンス
      1. 6.12.1 リセット (XRS) のタイミング要件
      2. 6.12.2 リセット (XRS) のスイッチング特性
    13. 6.13 クロック仕様
      1. 6.13.1 デバイス クロック表
        1. 6.13.1.1 2803x のクロックの一覧表 (60MHz デバイス)
        2. 6.13.1.2 デバイス クロック要件 / 特性
        3. 6.13.1.3 内部のゼロ ピン発振器 (INTOSC1、INTOSC2) の特性
      2. 6.13.2 クロックの要件および特性
        1. 6.13.2.1 XCLKIN のタイミング要件 – PLL 有効
        2. 6.13.2.2 XCLKIN のタイミング要件 – PLL 無効
        3. 6.13.2.3 XCLKOUT のスイッチング特性 (PLL バイパスまたは有効)
    14. 6.14 フラッシュ のタイミング
      1. 6.14.1 T 温度仕様品のフラッシュ / OTP 耐久性
      2. 6.14.2 S 温度仕様品のフラッシュ / OTP 耐久性
      3. 6.14.3 Q 温度仕様品のフラッシュ / OTP 耐久性
      4. 6.14.4 60MHz SYSCLKOUT でのフラッシュ パラメータ
      5. 6.14.5 フラッシュ / OTP のアクセス タイミング
      6. 6.14.6 フラッシュ データ保持期間
  8. 7 詳細説明
    1. 7.1 概要
      1. 7.1.1  CPU
      2. 7.1.2  制御補償器アクセラレータ (CLA)
      3. 7.1.3  メモリ バス (ハーバード バス アーキテクチャ)
      4. 7.1.4  ペリフェラル バス
      5. 7.1.5  リアルタイムの JTAG および分析
      6. 7.1.6  フラッシュ
      7. 7.1.7  M0、M1 SARAM
      8. 7.1.8  L0 SARAM、L1、L2、L3 DPSARAM
      9. 7.1.9  ブート ROM
        1. 7.1.9.1 エミュレーション ブート
        2. 7.1.9.2 GetMode
        3. 7.1.9.3 ブートローダが使用するペリフェラル ピン
      10. 7.1.10 セキュリティ
      11. 7.1.11 ペリフェラル割り込み拡張 (PIE) ブロック
      12. 7.1.12 外部割り込み (XINT1～XINT3)
      13. 7.1.13 内部ゼロ ピン発振器、発振器、PLL
      14. 7.1.14 ウォッチドッグ
      15. 7.1.15 ペリフェラルのクロック駆動
      16. 7.1.16 低消費電力モード
      17. 7.1.17 ペリフェラル フレーム 0、1、2、3 (PFn)
      18. 7.1.18 汎用入出力 (GPIO) マルチプレクサ (MUX)
      19. 7.1.19 32 ビット CPU タイマ (0、1、2)
      20. 7.1.20 制御ペリフェラル
      21. 7.1.21 シリアル ポート ペリフェラル
    2. 7.2 メモリ マップ
    3. 7.3 レジスタ マップ
    4. 7.4 デバイス エミュレーション レジスタ
    5. 7.5 VREG/BOR/POR
      1. 7.5.1 オンチップ電圧レギュレータ (VREG)
        1. 7.5.1.1 オンチップ VREG の使い方
        2. 7.5.1.2 オンチップ VREG の無効化
      2. 7.5.2 オンチップ パワーオン リセット (POR) およびブラウンアウト リセット (BOR) 回路
    6. 7.6 システム コントロール
      1. 7.6.1 内部ゼロ ピン発振器
      2. 7.6.2 水晶発振器オプション
      3. 7.6.3 PLL ベース クロック モジュール
      4. 7.6.4 入力クロックの喪失 (NMI ウォッチドッグ機能)
      5. 7.6.5 CPU ウォッチドッグ モジュール
    7. 7.7 低消費電力モード ブロック
    8. 7.8 割り込み
      1. 7.8.1 外部割り込み
        1. 7.8.1.1 外部割り込みの電気的データ / タイミング
          1. 7.8.1.1.1 外部割り込みのタイミング要件
          2. 7.8.1.1.2 外部割り込みのスイッチング特性
    9. 7.9 ペリフェラル
      1. 7.9.1  制御補償器アクセラレータ (CLA) の概要
      2. 7.9.2  アナログ ブロック
        1. 7.9.2.1 A/D コンバータ (ADC)
          1. 7.9.2.1.1 特長
          2. 7.9.2.1.2 ADC 変換開始の電気的データ / タイミング
            1. 7.9.2.1.2.1 外部 ADC 変換開始のスイッチング特性
          3. 7.9.2.1.3 オンチップ A/D コンバータ (ADC) の電気的データ / タイミング
            1. 7.9.2.1.3.1 ADC の電気的特性
            2. 7.9.2.1.3.2 ADC の電力モード
            3. 7.9.2.1.3.3 内部温度センサ
              1. 7.9.2.1.3.3.1 温度センサ係数
            4. 7.9.2.1.3.4 ADC パワーアップ制御ビットのタイミング
              1. 7.9.2.1.3.4.1 ADC パワーアップ遅延
            5. 7.9.2.1.3.5 ADC のシーケンシャルおよび同時タイミング
        2. 7.9.2.2 ADC MUX
        3. 7.9.2.3 コンパレータ ブロック
          1. 7.9.2.3.1 オンチップ・コンパレータ / DAC の電気的データ / タイミング
            1. 7.9.2.3.1.1 コンパレータ / DAC の電気的特性
      3. 7.9.3  詳細説明
      4. 7.9.4  シリアル ペリフェラル インターフェイス (SPI) モジュール
        1. 7.9.4.1 SPI マスタ モードの電気的データ / タイミング
          1. 7.9.4.1.1 SPI マスタ モードの外部タイミング (クロック位相 = 0)
          2. 7.9.4.1.2 SPI マスタ モードの外部タイミング (クロック位相 = 1)
        2. 7.9.4.2 SPI スレーブ モードの電気的データ / タイミング
          1. 7.9.4.2.1 SPI スレーブ モードの外部タイミング (クロック位相 = 0)
          2. 7.9.4.2.2 SPI スレーブ モードの外部タイミング (クロック位相 = 1)
      5. 7.9.5  シリアル通信インターフェイス (SCI) モジュール
      6. 7.9.6  LIN (Local Interconnect Network)
      7. 7.9.7  拡張コントローラ エリア ネットワーク (eCAN) モジュール
      8. 7.9.8  I2C (Inter-Integrated Circuit)
        1. 7.9.8.1 I2C の電気的データ / タイミング
          1. 7.9.8.1.1 I2C のタイミング要件
          2. 7.9.8.1.2 I2C のスイッチング特性
      9. 7.9.9  エンハンスド PWM モジュール (ePWM1/2/3/4/5/6/7)
        1. 7.9.9.1 ePWM の電気的データ / タイミング
          1. 7.9.9.1.1 ePWM のタイミング要件
          2. 7.9.9.1.2 ePWM のスイッチング特性
        2. 7.9.9.2 トリップ ゾーン入力のタイミング
          1. 7.9.9.2.1 トリップ ゾーン入力のタイミング要件
      10. 7.9.10 高分解能 PWM (HRPWM)
        1. 7.9.10.1 HRPWM の電気的データ / タイミング
          1. 7.9.10.1.1 高分解能 PWM の特性
      11. 7.9.11 拡張キャプチャ モジュール (eCAP1)
        1. 7.9.11.1 eCAP の電気的データ / タイミング
          1. 7.9.11.1.1 拡張キャプチャ (eCAP) のタイミング要件
          2. 7.9.11.1.2 eCAP のスイッチング特性
      12. 7.9.12 高分解能キャプチャ (HRCAP) モジュール
        1. 7.9.12.1 HRCAP の電気的データ / タイミング
          1. 7.9.12.1.1 高分解能キャプチャ (HRCAP) のタイミング要件
      13. 7.9.13 拡張直交エンコーダ パルス (eQEP)
        1. 7.9.13.1 eQEP の電気的データ / タイミング
          1. 7.9.13.1.1 拡張直交エンコーダ パルス (eQEP) のタイミング要件
          2. 7.9.13.1.2 eQEP のスイッチング特性
      14. 7.9.14 JTAG ポート
      15. 7.9.15 汎用入出力 (GPIO) MUX
        1. 7.9.15.1 GPIO の電気的データ / タイミング
          1. 7.9.15.1.1 GPIO - 出力タイミング
            1. 7.9.15.1.1.1 汎用出力のスイッチング特性
          2. 7.9.15.1.2 GPIO - 入力タイミング
            1. 7.9.15.1.2.1 汎用入力のタイミング要件
          3. 7.9.15.1.3 入力信号のサンプリング ウィンドウ幅
          4. 7.9.15.1.4 低消費電力モードのウェイクアップ タイミング
            1. 7.9.15.1.4.1 アイドル モードのタイミング要件
            2. 7.9.15.1.4.2 IDLE モードのスイッチング特性
            3. 7.9.15.1.4.3 スタンバイ モードのタイミング要件
            4. 7.9.15.1.4.4 スタンバイ モードのスイッチング特性
            5. 7.9.15.1.4.5 ホールト モードのタイミング要件
            6. 7.9.15.1.4.6 ホールト モードのスイッチング特性
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 テキサス・インスツルメンツのリファレンス・デザイン
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイスと開発ツールの命名法
    2. 9.2 ツールとソフトウェア
    3. 9.3 ドキュメントのサポート
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 パッケージ情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.9.9 エンハンスド PWM モジュール (ePWM1/2/3/4/5/6/7)

本デバイスは最大 7 つの拡張 PWM モジュール (ePWM) を内蔵しています。図 7-38 に、DAC アーキテクチャのブロック図を示します。図 7-39 に、ePWM との信号の相互接続を示します。詳細については、『TMS320F2803x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「拡張パルス幅変調器 (ePWM)」の章を参照してください。

表 7-34 と表 7-35 に、モジュールごとの ePWM レジスタ一式を示します。

GUID-0E0DA05C-33AE-42D3-A776-10EDED141011-low.gif
A. この信号は、eQEP1 モジュールを備えたデバイスにのみ存在します。
図 7-38 ePWM
表 7-34 ePWM1～ePWM4 制御およびステータス レジスタ
名称 ePWM1 ePWM2 ePWM3 ePWM4 サイズ (x16) / シャドウの数 説明
TBCTL 0x6800 0x6840 0x6880 0x68C0 1 / 0 タイム ベース制御レジスタ
TBSTS 0x6801 0x6841 0x6881 0x68C1 1 / 0 タイム ベース ステータス レジスタ
TBPHSHR 0x6802 0x6842 0x6882 0x68C2 1 / 0 タイム ベース位相 HRPWM レジスタ
TBPHS 0x6803 0x6843 0x6883 0x68C3 1 / 0 タイム ベース位相レジスタ
TBCTR 0x6804 0x6844 0x6884 0x68C4 1 / 0 タイム ベース カウンタ レジスタ
TBPRD 0x6805 0x6845 0x6885 0x68C5 1 / 1 タイム ベース周期レジスタ セット
TBPRDHR 0x6806 0x6846 0x6886 0x68C6 1 / 1 タイム ベース周期高分解能レジスタ (1)
CMPCTL 0x6807 0x6847 0x6887 0x68C7 1 / 0 カウンタ比較制御レジスタ
CMPAHR 0x6808 0x6848 0x6888 0x68C8 1 / 1 タイム ベース比較 A HRPWM レジスタ
CMPA 0x6809 0x6849 0x6889 0x68C9 1 / 1 カウンタ比較 A レジスタ セット
CMPB 0x680A 0x684A 0x688A 0x68CA 1 / 1 カウンタ比較 B レジスタ セット
AQCTLA 0x680B 0x684B 0x688B 0x68CB 1 / 0 出力 A のアクション クオリファイア制御レジスタ
AQCTLB 0x680C 0x684C 0x688C 0x68CC 1 / 0 出力 B のアクション クオリファイア制御レジスタ
AQSFRC 0x680D 0x684D 0x688D 0x68CD 1 / 0 アクション クオリファイア ソフトウェア強制レジスタ
AQCSFRC 0x680E 0x684E 0x688E 0x68CE 1 / 1 アクション クオリファイア連続 S/W 強制レジスタ セット
DBCTL 0x680F 0x684F 0x688F 0x68CF 1 / 1 デッドバンド ジェネレータ制御レジスタ
DBRED 0x6810 0x6850 0x6890 0x68D0 1 / 0 デッドバンド ジェネレータ立ち上がりエッジ遅延カウント レジスタ
DBFED 0x6811 0x6851 0x6891 0x68D1 1 / 0 デッドバンド ジェネレータ立ち下がりエッジ遅延カウント レジスタ
TZSEL 0x6812 0x6852 0x6892 0x68D2 1 / 0 トリップ ゾーン選択レジスタ (1)
TZDCSEL 0x6813 0x6853 0x6893 0x98D3 1 / 0 トリップ ゾーン デジタル比較レジスタ
TZCTL 0x6814 0x6854 0x6894 0x68D4 1 / 0 トリップ ゾーン制御レジスタ (1)
TZEINT 0x6815 0x6855 0x6895 0x68D5 1 / 0 トリップ ゾーン イネーブル割り込みレジスタ (1)
TZFLG 0x6816 0x6856 0x6896 0x68D6 1 / 0 トリップ ゾーン フラグ レジスタ (1)
TZCLR 0x6817 0x6857 0x6897 0x68D7 1 / 0 トリップ ゾーン クリア レジスタ (1)
TZFRC 0x6818 0x6858 0x6898 0x68D8 1 / 0 トリップ ゾーン強制レジスタ (1)
ETSEL 0x6819 0x6859 0x6899 0x68D9 1 / 0 イベント トリガ選択レジスタ
ETPS 0x681A 0x685A 0x689A 0x68DA 1 / 0 イベント トリガ プリスケーラ レジスタ
ETFLG 0x681B 0x685B 0x689B 0x68DB 1 / 0 イベント トリガ フラグ レジスタ
ETCLR 0x681C 0x685C 0x689C 0x68DC 1 / 0 イベント トリガ クリア レジスタ
ETFRC 0x681D 0x685D 0x689D 0x68DD 1 / 0 イベント トリガ強制レジスタ
PCCTL 0x681E 0x685E 0x689E 0x68DE 1 / 0 PWM チョッパ制御レジスタ
HRCNFG 0x6820 0x6860 0x68A0 0x68E0 1 / 0 HRPWM 構成レジスタ (1)
HRPWR 0x6821 - - - 1 / 0 HRPWM 電源レジスタ
HRMSTEP 0x6826 - - - 1 / 0 HRPWM MEP ステップ レジスタ
HRPCTL 0x6828 0x6868 0x68A8 0x68E8 1 / 0 高分解能周期制御レジスタ (1)
TBPRDHRM 0x682A 0x686A 0x68AA 0x68EA 1 / W (2) タイム ベース周期 HRPWM レジスタ ミラー
TBPRDM 0x682B 0x686B 0x68AB 0x68EB 1 / W (2) タイム ベース周期レジスタ ミラー
CMPAHRM 0x682C 0x686C 0x68AC 0x68EC 1 / W (2) 比較 A HRPWM レジスタ ミラー
CMPAM 0x682D 0x686D 0x68AD 0x68ED 1 / W (2) 比較 A レジスタ ミラー
DCTRIPSEL 0x6830 0x6870 0x68B0 0x68F0 1 / 0 デジタル比較トリップ選択レジスタ (1)
DCACTL 0x6831 0x6871 0x68B1 0x68F1 1 / 0 デジタル比較 A 制御レジスタ (1)
DCBCTL 0x6832 0x6872 0x68B2 0x68F2 1 / 0 デジタル比較 B 制御レジスタ (1)
DCFCTL 0x6833 0x6873 0x68B3 0x68F3 1 / 0 デジタル比較フィルタ制御レジスタ (1)
DCCAPCT 0x6834 0x6874 0x68B4 0x68F4 1 / 0 デジタル比較キャプチャ制御レジスタ (1)
DCFOFFSET 0x6835 0x6875 0x68B5 0x68F5 1 / 1 デジタル比較フィルタ オフセット レジスタ
DCFOFFSETCNT 0x6836 0x6876 0x68B6 0x68F6 1 / 0 デジタル比較フィルタ オフセット カウンタ レジスタ
DCFWINDOW 0x6837 0x6877 0x68B7 0x68F7 1 / 0 デジタル比較フィルタ ウィンドウ レジスタ
DCFWINDOWCNT 0x6838 0x6878 0x68B8 0x68F8 1 / 0 デジタル比較フィルタ ウィンドウ カウンタ レジスタ
DCCAP 0x6839 0x6879 0x68B9 0x68F9 1 / 1 デジタル比較カウンタ キャプチャ レジスタ
(1) EALLOW 保護されたレジスタ。
(2) W = シャドウ レジスタへの書き込み
表 7-35 ePWM5～ePWM7 制御およびステータス レジスタ
名称 ePWM5 ePWM6 ePWM7 サイズ (x16) / #SHADOW 説明
TBCTL 0x6900 0x6940 0x6980 1 / 0 タイム ベース制御レジスタ
TBSTS 0x6901 0x6941 0x6981 1 / 0 タイム ベース ステータス レジスタ
TBPHSHR 0x6902 0x6942 0x6982 1 / 0 タイム ベース位相 HRPWM レジスタ
TBPHS 0x6903 0x6943 0x6983 1 / 0 タイム ベース位相レジスタ
TBCTR 0x6904 0x6944 0x6984 1 / 0 タイム ベース カウンタ レジスタ
TBPRD 0x6905 0x6945 0x6985 1 / 1 タイム ベース周期レジスタ セット
TBPRDHR 0x6906 0x6946 0x6986 1 / 1 タイム ベース周期高分解能レジスタ (1)
CMPCTL 0x6907 0x6947 0x6987 1 / 0 カウンタ比較制御レジスタ
CMPAHR 0x6908 0x6948 0x6988 1 / 1 タイム ベース比較 A HRPWM レジスタ
CMPA 0x6909 0x6949 0x6989 1 / 1 カウンタ比較 A レジスタ セット
CMPB 0x690A 0x694A 0x698A 1 / 1 カウンタ比較 B レジスタ セット
AQCTLA 0x690B 0x694B 0x698B 1 / 0 出力 A のアクション クオリファイア制御レジスタ
AQCTLB 0x690C 0x694C 0x698C 1 / 0 出力 B のアクション クオリファイア制御レジスタ
AQSFRC 0x690D 0x694D 0x698D 1 / 0 アクション クオリファイア ソフトウェア強制レジスタ
AQCSFRC 0x690E 0x694E 0x698E 1 / 1 アクション クオリファイア連続 S/W 強制レジスタ セット
DBCTL 0x690F 0x694F 0x698F 1 / 1 デッドバンド ジェネレータ制御レジスタ
DBRED 0x6910 0x6950 0x6990 1 / 0 デッドバンド ジェネレータ立ち上がりエッジ遅延カウント レジスタ
DBFED 0x6911 0x6951 0x6991 1 / 0 デッドバンド ジェネレータ立ち下がりエッジ遅延カウント レジスタ
TZSEL 0x6912 0x6952 0x6992 1 / 0 トリップ ゾーン選択レジスタ (1)
TZDCSEL 0x6913 0x6953 0x6993 1 / 0 トリップ ゾーン デジタル比較レジスタ
TZCTL 0x6914 0x6954 0x6994 1 / 0 トリップ ゾーン制御レジスタ (1)
TZEINT 0x6915 0x6955 0x6995 1 / 0 トリップ ゾーン イネーブル割り込みレジスタ (1)
TZFLG 0x6916 0x6956 0x6996 1 / 0 トリップ ゾーン フラグ レジスタ (1)
TZCLR 0x6917 0x6957 0x6997 1 / 0 トリップ ゾーン クリア レジスタ (1)
TZFRC 0x6918 0x6958 0x6998 1 / 0 トリップ ゾーン強制レジスタ (1)
ETSEL 0x6919 0x6959 0x6999 1 / 0 イベント トリガ選択レジスタ
ETPS 0x691A 0x695A 0x699A 1 / 0 イベント トリガ プリスケーラ レジスタ
ETFLG 0x691B 0x695B 0x699B 1 / 0 イベント トリガ フラグ レジスタ
ETCLR 0x691C 0x695C 0x699C 1 / 0 イベント トリガ クリア レジスタ
ETFRC 0x691D 0x695D 0x699D 1 / 0 イベント トリガ強制レジスタ
PCCTL 0x691E 0x695E 0x699E 1 / 0 PWM チョッパ制御レジスタ
HRCNFG 0x6920 0x6960 0x69A0 1 / 0 HRPWM 構成レジスタ (1)
HRPWR - - - 1 / 0 HRPWM 電源レジスタ
HRMSTEP - - - 1 / 0 HRPWM MEP ステップ レジスタ
HRPCTL 0x6928 0x6968 0x69A8 1 / 0 高分解能周期制御レジスタ (1)
TBPRDHRM 0x692A 0x696A 0x69AA 1 / W (2) タイム ベース周期 HRPWM レジスタ ミラー
TBPRDM 0x692B 0x696B 0x69AB 1 / W (2) タイム ベース周期レジスタ ミラー
CMPAHRM 0x692C 0x696C 0x69AC 1 / W (2) 比較 A HRPWM レジスタ ミラー
CMPAM 0x692D 0x696D 0x69AD 1 / W (2) 比較 A レジスタ ミラー
DCTRIPSEL 0x6930 0x6970 0x69B0 1 / 0 デジタル比較トリップ選択レジスタ (1)
DCACTL 0x6931 0x6971 0x69B1 1 / 0 デジタル比較 A 制御レジスタ (1)
DCBCTL 0x6932 0x6972 0x69B2 1 / 0 デジタル比較 B 制御レジスタ (1)
DCFCTL 0x6933 0x6973 0x69B3 1 / 0 デジタル比較フィルタ制御レジスタ (1)
DCCAPCT 0x6934 0x6974 0x69B4 1 / 0 デジタル比較キャプチャ制御レジスタ (1)
DCFOFFSET 0x6935 0x6975 0x69B5 1 / 1 デジタル比較フィルタ オフセット レジスタ
DCFOFFSETCNT 0x6936 0x6976 0x69B6 1 / 0 デジタル比較フィルタ オフセット カウンタ レジスタ
DCFWINDOW 0x6937 0x6977 0x69B7 1 / 0 デジタル比較フィルタ ウィンドウ レジスタ
DCFWINDOWCNT 0x6938 0x6978 0x69B8 1 / 0 デジタル比較フィルタ ウィンドウ カウンタ レジスタ
DCCAP 0x6939 0x6979 0x69B9 1 / 1 デジタル比較カウンタ キャプチャ レジスタ
(1) EALLOW 保護されたレジスタ。
(2) W = シャドウ レジスタへの書き込み
GUID-B3A68387-E2A3-45A3-B0FB-A550546EED51-low.gif
A. これらのイベントは、COMPxOUT および TZ 信号のレベルに基づいて、タイプ 1 ePWM デジタル比較 (DC) サブモジュールによって生成されます。
B. この信号は、eQEP1 モジュールを備えたデバイスにのみ存在します。
図 7-39 重要な内部信号の相互接続を示す ePWM サブモジュール