JAJSIQ6C June   2020  – February 2021 UCC21540-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     UCC21540-Q1 のピン機能
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電力定格
    6. 7.6  絶縁仕様
    7. 7.7  安全関連認証
    8. 7.8  安全限界値
    9. 7.9  電気的特性
    10. 7.10 スイッチング特性
    11. 7.11 絶縁特性曲線
    12. 7.12 代表的特性
  8. 8 パラメータ測定情報
    1. 8.1 最小パルス
    2. 8.2 伝搬遅延とパルス幅歪み
    3. 8.3 立ち上がりおよび立ち下がり時間
    4. 8.4 入力とディスエーブルの応答時間
    5. 8.5 プログラム可能なデッド・タイム
    6. 8.6 電源オン時の UVLO 出力遅延
    7. 8.7 CMTI テスト
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 9.3.2 入力および出力論理表
      3. 9.3.3 入力段
      4. 9.3.4 出力段
      5. 9.3.5 UCC21540-Q1 のダイオード構造
    4. 9.4 デバイスの機能モード
      1. 9.4.1 ディスエーブル・ピン
      2. 9.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 9.4.2.1 DT ピンを VCCI に接続
        2. 9.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 INA/INB 入力フィルタの設計
        2. 10.2.2.2 デッド・タイム抵抗およびコンデンサの選択
        3. 10.2.2.3 外部ブートストラップ・ダイオードとその直列抵抗の選択
        4. 10.2.2.4 ゲート・ドライバの出力抵抗
        5. 10.2.2.5 ゲート - ソース間抵抗の選択
        6. 10.2.2.6 ゲート・ドライバの電力損失の推定
        7. 10.2.2.7 接合部温度の推定
        8. 10.2.2.8 VCCI、VDDA/B コンデンサの選択
          1. 10.2.2.8.1 VCCI コンデンサの選択
          2. 10.2.2.8.2 VDDA (ブートストラップ) コンデンサの選択
          3. 10.2.2.8.3 VDDB コンデンサの選択
        9. 10.2.2.9 出力段の負バイアスを使う応用回路
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 部品の配置に関する注意事項
      2. 12.1.2 接地に関する注意事項
      3. 12.1.3 高電圧に関する注意事項
      4. 12.1.4 熱に関する注意事項
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.6 絶縁仕様

パラメータ テスト条件 値 単位
CLR 空間距離(1) 空気中での最短のピン間距離 > 8 mm
CPG 沿面距離(1) パッケージ表面に沿った最短のピン間距離 > 8 mm
DTI 絶縁間の距離 二重絶縁 (2 × 8.5µm) の最小内部ギャップ (内部距離) > 17 µm
CTI 比較トラッキング・インデックス DIN EN 60112 (VDE 0303-11)、IEC 60112 > 600 V
材料グループ IEC 60664-1 に従う I
IEC 60664-1 に準拠した過電圧カテゴリ 定格商用電源 VRMS が 600V 以下 I-IV
定格商用電源 VRMS が 1000V 以下 I-III
「DIN V VDE V 0884-11 (VDE V 0884-11): 2017-01(2)
VIORM 最大反復ピーク絶縁電圧 AC 電圧 (バイポーラ、両極性) 1414 VPK
VIOWM 最大動作絶縁電圧 AC 電圧 (正弦波)、絶縁膜経時破壊 (TDDB)、テスト (図 7-1 を参照) 1000 VRMS
DC 電圧 1414 VDC
VIOTM 最大過渡絶縁電圧 VTEST = VIOTM、t = 60s (認定)
VTEST = 1.2 × VIOTM、t = 1s (100% 出荷時)		 8000 VPK
VIOSM 最大サージ絶縁電圧(3) IEC 62368-1 に準拠したテスト手法、1.2/50μs 波形、
VTEST = 1.6 × VIOSM = 12800VPK (認定)		 8000 VPK
qpd 見掛けの放電電荷(4) 方法 a、I/O 安全テスト・サブグループ 2/3 の後
Vini = VIOTM、tini = 60s、

Vpd(m) = 1.2 X VIORM = 1697VPK、tm = 10s

 <5 pC
方法 a、環境テスト・サブグループ 1 の後
Vini = VIOTM、tini = 60s、

Vpd(m) = 1.6 X VIORM = 2262VPK、tm = 10s

 <5

方法 b1、ルーチン・テスト (100% 出荷時) および事前条件設定 (タイプ・テスト)

Vini = 1.2 × VIOTM、tini = 1s、

Vpd(m) = 1.875 * VIORM = 2651VPK、tm = 1s

 <5
CIO 絶縁膜容量、入力から出力へ(5) VIO = 0.4 sin (2πft)、f = 1MHz 1.2 pF
RIO 絶縁抵抗、入力から出力へ(5) VIO = 500V (TA = 25℃時) > 1012 Ω
VIO = 500V (100℃ < TA ≤ 125℃時) > 1011
VIO = 500V (TS = 150℃時) > 109
汚染度 2
耐候性カテゴリ 40/125/21
UL 1577
VISO 絶縁耐圧 VTEST = VISO = 5700VRMS、t = 60s (認定)、

VTEST = 1.2 × VISO = 6840VRMS、t = 1s (100% 出荷時)

 5700 VRMS
(1) アプリケーションに固有の機器の絶縁規格に従って沿面距離および空間距離の要件を適用します。基板設計では、沿面距離および空間距離を維持し、プリント基板のアイソレータの取り付けパッドによりこの距離が短くならないよう注意が必要です。特定の場合には、プリント基板上の沿面距離と空間距離は等しくなります。これらの規格値を増やすため、プリント基板上にグルーブやリブを挿入するなどの技法が使用されます。
(2) この絶縁素子は、安全定格内の安全な電気的絶縁のみに適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
(3) テストは、絶縁膜の固有のサージ耐性を判定するため、空中または油中で実行されます。
(4) 見掛けの放電電荷は、部分的な放電 (pd) により発生する静電放電です。
(5) 絶縁膜のそれぞれの側にあるすべてのピンは互いに接続され、実質的に 2 ピンのデバイスになります。