JAJSIQ6C June   2020  – February 2021 UCC21540-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 デバイス比較表
  6. 6 ピン構成および機能
    1.     UCC21540-Q1 のピン機能
  7. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電力定格
    6. 7.6  絶縁仕様
    7. 7.7  安全関連認証
    8. 7.8  安全限界値
    9. 7.9  電気的特性
    10. 7.10 スイッチング特性
    11. 7.11 絶縁特性曲線
    12. 7.12 代表的特性
  8. 8 パラメータ測定情報
    1. 8.1 最小パルス
    2. 8.2 伝搬遅延とパルス幅歪み
    3. 8.3 立ち上がりおよび立ち下がり時間
    4. 8.4 入力とディスエーブルの応答時間
    5. 8.5 プログラム可能なデッド・タイム
    6. 8.6 電源オン時の UVLO 出力遅延
    7. 8.7 CMTI テスト
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 9.3.2 入力および出力論理表
      3. 9.3.3 入力段
      4. 9.3.4 出力段
      5. 9.3.5 UCC21540-Q1 のダイオード構造
    4. 9.4 デバイスの機能モード
      1. 9.4.1 ディスエーブル・ピン
      2. 9.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 9.4.2.1 DT ピンを VCCI に接続
        2. 9.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 INA/INB 入力フィルタの設計
        2. 10.2.2.2 デッド・タイム抵抗およびコンデンサの選択
        3. 10.2.2.3 外部ブートストラップ・ダイオードとその直列抵抗の選択
        4. 10.2.2.4 ゲート・ドライバの出力抵抗
        5. 10.2.2.5 ゲート - ソース間抵抗の選択
        6. 10.2.2.6 ゲート・ドライバの電力損失の推定
        7. 10.2.2.7 接合部温度の推定
        8. 10.2.2.8 VCCI、VDDA/B コンデンサの選択
          1. 10.2.2.8.1 VCCI コンデンサの選択
          2. 10.2.2.8.2 VDDA (ブートストラップ) コンデンサの選択
          3. 10.2.2.8.3 VDDB コンデンサの選択
        9. 10.2.2.9 出力段の負バイアスを使う応用回路
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 部品の配置に関する注意事項
      2. 12.1.2 接地に関する注意事項
      3. 12.1.3 高電圧に関する注意事項
      4. 12.1.4 熱に関する注意事項
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.9 電気的特性

特に記述のない限り VVCCI = 3.3V または 5.0V、VCCI から GND に 0.1µF のコンデンサを接続、VDDA/B から VSSA/B に 1µF のコンデンサを接続、VVDDA = VVDDB = 12V、VDA および VSSB から VSSA および VSSB に 1µF のコンデンサを接続、DT ピンを VCCI に接続、CL = 0pF、TJ = –40～+150℃とします。(1)(2)
パラメータテスト条件最小値標準値最大値単位
供給電流
IVCCIVCCI の静止電流VINA = 0V、VINB = 0V1.52.0mA
IVDDA、IVDDBVDDA と VDDB の静止電流VINA = 0V、VINB = 0V1.01.8mA
IVCCIVCCI の動作電流チャネルあたりの電流 (f = 500kHz、50% デューティ・サイクル)2.5mA
IVDDA、IVDDBVDDA と VDDB の動作電流チャネルあたりの電流 (f = 500kHz、50% デューティ・サイクル)、CL = 100pF2.5mA
VCC 電源電圧の低電圧スレッショルド
VVCCI_ONUVLO 立ち上がりスレッショルド2.552.72.85V
VVCCI_OFFUVLO 立ち下がりスレッショルド2.352.52.65V
VVCCI_HYSUVLO スレッショルドのヒステリシス0.2V
UCC21540A-Q1 の VDD 電源電圧の低電圧スレッショルド
VVDDA_ON、VVDDB_ON UVLO 立ち上がりスレッショルド 5.0 5.5 5.9 V
VVDDA_OFF、VVDDB_OFF UVLO 立ち下がりスレッショルド 4.7 5.2 5.6 V
VVDDA_HYS、VVDDB_HYS UVLO スレッショルドのヒステリシス 0.3 V
UCC21540-Q1 の VDD 電源電圧の低電圧スレッショルド
VVDDA_ON、VVDDB_ON UVLO 立ち上がりスレッショルド 8 8.5 9 V
VVDDA_OFF、VVDDB_OFF UVLO 立ち下がりスレッショルド 7.5 8 8.5 V
VVDDA_HYS、VVDDB_HYS UVLO スレッショルドのヒステリシス 0.5 V
INA、INB、DISABLE
VINAH、VINBH、VDISH入力 HIGH スレッショルド電圧1.61.82V
VINAL、VINBL、VDISL入力 LOW スレッショルド電圧0.811.25V
VINA_HYS、VINB_HYS、VDIS_HYS入力スレッショルドのヒステリシス0.8V
出力
IOA+、IOB+ピーク出力ソース電流CVDD = 10µF、CLOAD = 0.18µF、f = 1kHz、ベンチ測定24A
IOA-、IOB-ピーク出力シンク電流36A
ROHA、ROHBHIGH 状態の出力抵抗IOUT = –10mA、ROHA、ROHB は、駆動プルアップ性能を表すものではありません。詳細については、 とTopic Link Label9.3.4 の tRISE を参照してください。510Ω
ROLA、ROLBLOW 状態の出力抵抗IOUT = 10mA0.551.1Ω
VOHA、VOHBHIGH 状態の出力電圧VVDDA、VVDDB = 12V、IOUT = –10mA11.911.95V
VOLA、VOLBLOW 状態の出力電圧VVDDA、VVDDB = 12V、IOUT = 10mA5.511mV
VOAPDA、VOAPDBドライバ出力 (VOUTA、VOUTB) のアクティブ・プルダウンVVDDA と VVDDB は未給電、IOUTA、IOUTB = 200mA1.752.1V
デッド・タイムとオーバーラップの設定
デッド・タイム、DTDT ピンを VCCI に接続オーバーラップは INA、INB によって決定-
RDT = 10kΩ80100120ns
RDT = 20kΩ160200240
RDT = 50kΩ400500600
デッド・タイムのマッチング、|DTAB-DTBA|RDT = 10kΩ-010ns
RDT = 20kΩ-020
RDT = 50kΩ-065
(1) テスト条件での電流の方向は、そのピンに入る方向が正、そのピンから出る方向が負と定義されています (特に記述のない限り)。
(2) 標準値のみが記載されたパラメータは、参照用にのみ提供しているものであり、TI が製品保証を目的として公表するデバイス仕様書の一部を構成するものではありません。