ソフト・エラー・レートに関する FAQ

ソフト・エラー・レートに関する FAQ

ソフト・エラー・レート(SER)と、それに関連して考えられる原因や、SER に影響を及ぼす要因、SER の推定方法等、ソフトエラーレートに関する基本的な質問とその答えをご参照頂けます。

SER とは?

SER は、ソフト・エラー・レートの略称です。ソフト・エラーは、メモリとシーケンシャル素子が保持しているデータの状態に影響を及ぼし、地球上の環境で自然発生するランダムな放射線によって引き起こされます。  欠陥または磨耗による信頼性の低下を原因とするハード・エラーとは対照的に、ソフト・エラーは通常、回路自体に損傷を及ぼすことはありません (したがって、「ソフト」という呼び名が採用されています) が、記憶されているデータ、または回路の状態が悪影響を受けます (デジタル回路の場合、ソフト・エラーは、「1」というデータ状態が誤って「0」に入れ替わること、またはその逆に変化することに対応します)。

データ・エラーが発生したメモリ・アドレスに新しいデータを上書きすると、システムは正常に動作するようになります。ソフト・エラーが引き起こした故障率、つまり SER は、FIT 率(Failure in Time、故障率)または FIT / Mbit(メガビットあたりの FIT 数)という形で報告されます(メモリに注目した場合)。発生率の観点で言えば、SER は、(偶発的な放射線以外の)他のあらゆるメカニズムとの組み合わせによって生じるハード・エラー(故障)より、数倍多くなります。ソフト・エラーは、シングル・イベント・アップセット(SEU、1 回限りのデータ化け)と呼ばれることもあり、単発の放射線イベントがデータの破損を引き起こすという事をより的確に捉えています。

SER を引き起こす原因は?

グリッチ、ノイズ、電磁干渉など、SER には多くの潜在的な原因がありますが、認定を受けた製造プロセスで製造され、適切に設計された回路における SER の支配的な原因は、粒子放射線です。

地球環境で懸念材料となる主な放射線は、チップの材料自体に含有されている不純物(放射性同位体を含む)から放射されるアルファ粒子です (アルファ粒子は長距離にわたって移動することはできないので、シリコンに到達するアルファ粒子は通常、チップ自体の内部にある材料から放射されたものです)。また、常に発生している宇宙の中性子束は、海面レベルでおよそ 13n/hr-cm2 (1 平方 cm に 1 時間あたり 13 個の中性子 (ニュートロン)) であらゆる物質に降り注いでおり、航空機の高度では最大 26,000n/hr-cm2 に達します。 

アルファ粒子に起因する SER は、超低アルファ(ULA)の材料を採用する方法で最小化できますが、それでも最少数のアルファ粒子が発生し、非常に貫通性の高いこの粒子を簡単にシールドすることは不可能なので、特定のレベルの SER が発生するという現実を受け入れる必要があります。SER をさらに低減できる数少ない方法は、放射線イベントによって収集される電荷の量を減少させるプロセス(たとえば、シリコン・オン・インシュレータ、SOI)を使用すること、またはより一般的な手法として、冗長回路を使用することです(たとえば、メモリ内のエラー訂正機能)。

SER に影響を及ぼす要因は?

製品のテクノロジーは SER にある程度の影響を及ぼしますが、より重要なのは、デバイス内に搭載されている SRAM とシーケンシャル・ロジックの量です。通常、保護されていないメモリを多数搭載しているデバイスは、SER が高くなります。

低消費電力を目的として低い電圧を使用しているテクノロジーは、SER が高くなる傾向にあります。データ状態は電圧によって定義されているので、電圧が低くなると、信号の電荷量が減少し、デバイスは放射線によって引き起こされる電荷過渡の影響を受けやすくなります。メモリでエラー訂正機能を採用すると、SER を大幅に低下させることができます。上記の ULA 材質を採用すると、SER のうちアルファ粒子による寄与を低減できます。

残りの SER を引き起こす中性子をシールドする目的で実施できる対策はほとんどありません。実際、地表レベルのアプリケーションに比べると、航空アプリケーションは中性子束が 100 倍から数千倍に達するので、SER はかなり高くなります。

SER の許容されるレベルは規定されていますか?

いいえ。 SER の「許容されるレベル」に関する規格は存在していません。その原因は、「受け入れ可能な」SER は、アプリケーションの種類や、搭載されているメモリの量、メモリが保護されているかどうか、デバイスがどこで動作しているか (たとえば、地表レベルか、航空機の高度か、など) に依存するからです。

ビット故障の重大度を評価する際にこれら多くの要因が関係しているので、DSP やマイコンのような具体的な汎用パーツに対して単一の指標を適用することはできません。受け入れ可能な故障の水準は、製品のアプリケーション、ソフトウェア、アプリケーションのさまざまな種類に基づいてお客様が決定する必要があります。

この具体的な質問に答えるための最初の手順は、いっそうの対策が必要かどうかを判定するためのソフト・エラーの上限に関する何らかの判断基準を確定することです。

SER はどのように判定されていますか?

アルファ粒子と中性子を使用した放射線試験を実施するための標準として使用されているのは、JEDEC の JESD89A「Measurement and reporting of alpha particle and terrestrial cosmic ray induced soft errors in semiconductor devices」(アルファ粒子と地球環境における宇宙線が半導体デバイスで引き起こすソフト・エラーの測定と報告)試験規格です。この規格を策定する際に、TI は業界の主要な参加者の 1 社として参加しました。

TI は全般的に製品の SER 試験を実施していませんが、SER を高精度でモデル化できるように、製品レベルの SRAM アレイとシーケンシャル・ロジック・アレイを搭載した試験用チップを設計しました。これらのチップはオンライン SER 推定カリキュレータに組み合わされており、この組み合わせを使用して、CMOS テクノロジー(350nm ~ 20nm)で製造された任意の TI 製品の SER の上限を測定することができます。外部のお客様がこのカリキュレータを使用するには、NDA(非開示契約)の締結が必要です。