

序章 ICオペアンプの誕生まで

宇田達広

APPLICATION

電子の発見から真空管アンプへ

オペアンプのテクノロジーをさかのぼると、1960年代に始まる集積回路の時代、1950年代に始まるトランジスタの時代、そして 1940年代に始まる真空管の時代に至ります。真空管の時代は、フレミングがエジソン効果にヒントを得て発明した 2 極管が発端となり、ド・フォレストが発明した 3 極管をウェスタンエレクトリック社が生産したことで本格的に始まりました。

米国のトーマス・エジソン(Thomas Alva Edison, February 11, 1847 – October 18, 1931)は、電話、蓄音機、白熱電球など 多くの機器を初めて商品化した実業家兼発明家ですが、電子の発見とそれに続く真空管の発明にも大きな貢献をしています。エ ジソンが白熱電球のフィラメントに京都八幡の真竹を使用し実用化に成功したことは良く知られていますが、ガラス球の内側が しだいに黒く曇り電球が暗くなる現象に悩まされました。

その原因を調べようとして薄い白金板を電球内に入れてフィラメントと白金板の間に検流計を接続しました。そして、図1(a) のようにフィラメントに対して白金板側に正の電圧を印加すると、フィラメントと白金板の間にある空間を通り電流が流れ、 図1(b)のようにフィラメントに対して白金板側に負の電圧を印加すると電流が流れない現象を確認しました。この現象は1883 年に発見され、後にエジソン効果と名付けられました^[1]。



図1 エジソン効果

エジソン効果の発見から14年が経過した1897年に、イギリスの物理学者J.J.トムソン(Joseph John Thomson, December 18, 1856 – August 30, 1940)は、陰極線管を用いて陰極側の放射物が荷電粒子であることを実験的に確認し、その質量電荷比 を計測しました。後にそれが電荷の最小単位であることが認められ、電子の発見者はトムソンとなっています^[2]。 エジソンは理論の追求よりも実用性を重んじ、エジソン効果の重要性に気が付きませんでしたが、発明家らしく空間を流れる 電流値は周囲の温度と明るさに比例すると考え、図2のように電気指示器と題する特許を取得しました^[3]。



図2エジソンの電気指示器(米国特許307,031からの引用)

この資料は日本テキサス・インスツルメンツ(日本TI)が、お客様がTIおよび日本TI製品を理解するための一助としてお役に立てるよう、作成しておりま す。製品に関する情報は随時更新されますので最新版の情報を取得するようお勧めします。 TIおよび日本TIは、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。また、TI及び日本TIは本ドキュメン トに記載された情報により発生した問題や障害等につきましては如何なる責任も負いません。 電磁誘導の「右手の法則」と「左手の法則」で知られるジョン・フレミング (Sir John Ambrose Fleming, November 29, 1849 – April 18, 1945) は、ロンドン大学で電気工学教授を務める一方エジソン電灯会社やマルコニー無線会社などの技術顧問 としても活躍したイギリスの物理学者です。エジソン効果の整流特性に注目したフレミングはフィラメントとその周囲を円筒状の白金版で囲む構造の2極管を開発して1905年に特許を取得しています^[4]。

増幅作用を持つ最初の能動素子である3極管は、米国の発明家、電気技術者リー・ド・フォレスト(Lee De Forest, August 26, 1873 – June 30, 1961)が発明しました。2極管のフレミング特許には、バイアス点(電流が流れ始める点)を整流効率の 最良点に設定する方法として、フィラメント温度を利用することが含まれていました。ド・フォレストは、この特許を回避する ためにフィラメントと白金版の間に挿入した格子状の電極(グリッド)でバイアスを変化させる構造の3極管を考案しました。 3極管には、プレート電流をある程度流してグリッド電圧を変化させるとプレート電流が大きく変化する特性、つまり増幅作用 があることが判り、感度の良い検波器としてだけでなく、増幅器、発振器、変調器へその機能を拡張していきます。ド・フォレ ストは、1908年に3極管の特許を取得しています^[5]。

3 極管が使われ始めた頃はとても高価であったため、少数の3 極管で多くの機能を実現するさまざまな回路が工夫されました。 当時、コロンビア大学工学部の学生であった エドウィン・ハワード・アームストロング(Edwin Howard Armstrong, December 18, 1890 – January 31, 1954)は、1本の3 極管で高感度な無線検波器を構成できる再生回路を考案し、1914年 に 無線受信システム と題して特許を取得しています^[6]。

図3の回路は、プレート側の検波出力を、グリッド側の同調回路に正帰還しているため、帰還量がある値を超えると発振します。再生回路は、この帰還量を調整して回路を発振直前の状態にして利得を増やす技術で、1950年代までは真空管ラジオの 大部分に使用されていました。アームストロングは後にコロンビア大学教授となり、スーパーへテロダイン方式、超再生回路、 周波数変調方式などを開発しました^[7]。



図3アームストロングの(正帰還を利用した)再生回路

ド・フォレストは3極管にガスを充填すると検波性能が上がることを発見し、ガスを充填した3極管をオーディオンと名づけました。オーディオンはラジオの信号増幅などの低電源電圧の用途には向いていましたが、高電圧では内部放電が起こり電力 増幅の用途には制限がありました。ATTのアーノルド (Harold De-Forest Arnold, September 3, 1883 - July 10, 1933)とGE のラングミュア (Irving Langmuir, January 1881 - 16 August 1957)は、大陸横断電話伝送システムの中継器への応用をめざ して真空管の高真空度を追求し、最終的に250Vの電源電圧で数キロワットの電力増幅が可能な真空管を開発しました。

負帰還増幅器の発明

オペアンプは高ゲインの増幅器で、負帰還を適用して、ゲイン変動や歪を改善し、加算回路、積分回路などのアナログ演算機 能を実現することができます。今日では、負帰還がほとんどの電子回路に組み込まれており、負帰還増幅器の原理は応用範囲の 広さから20世紀を代表する発明のひとつです。このセクションは負帰還増幅器を発明したハロルド・ブラック(Harold Stephen Black, April 14, 1898 - December 11, 1983)が発明から約6年後の1934年に、負帰還増幅器の実用化技術につい て "Bell System Technical Journal" に寄稿した "Stabilized feedback amplifier"^[8]と、発明から約50年後の1977年に負帰 還増幅器の概念と開発過程の努力について "IEEE SPECTRUM" に寄稿した "Inventing the negative feedback amplifier"^[9] を参照して、負帰還増幅器の発明から実用化までの経緯を辿ります。用語や記号の使い方が、現在とは異なる箇所がありますが ここでは原文に合わせています。また、負帰還増幅理論は第2章であらためて取り上げます。

www.tij.co.jp

1910年代の米国通信業界は活気に溢れていました。3極管の発明から数年後には大陸横断電話伝送システムにも使える高真 空度の真空管が開発され、1914年にはマルコニー無線会社とアームストロングが再生回路を試験し、1915年1月にはベル電話 会社の創業者であるアレクサンダー・ベル (Alexander Graham Bell、1847-1922)がニューヨークとサンフランシスコ間を 結ぶ世界初の大陸間横断通話を公開しました。そんな時代の1921年6月にウースターポリテクニックインスティテュートを 卒業したブラックは、電話産業のウェスタンエレクトリック社への入社を果たし、ニューヨーク州にあるウエストストリート 研究所に勤務しました。ウエストストリート研究所は1925年にベル研究所に併合されます。

当時のウエストストリート研究所はベルシステムの架空線電話システムの改良が主な業務でした。架空線電話システムは音声 通話信号を搬送波信号で変調し架空線で伝送するシステムです。ブラックが勤務を始めたばかりの9月のことでした。最新型 のベルシステム Type C 架空線電話システムに障害が発生しました。原因を詳細に調査したブラックはレピータ・プッシュプル 増幅器の歪が原因であることをつきとめました。その歪率は10~18% (20dB~14.9dB)もありました。ブラックは架空線電話シ ステムに許容される歪率の値を検討しました。重要なのは架空線電話システムにおいてレピータ・プッシュプル増幅器を何個ま で直列に接続できるかです。Type C のような既存のシステムでは、1,000 マイル以上の伝送距離と、4 チャネル以上の音声通 話チャンネルは考慮されていませんでした。このようなシステムでは 4,000 マイルの大陸横断架空線電話システムを実現するこ とはできません。髙真空度真空管の完成によりニューヨークーサンフランシスコ間の架空線電話システムはすでに開通していま したが音声通話は1チャネルだけでした。

ブラックは 音声通話チャネル数 対 歪 のグラフを描きました。次に、レピータ・プッシュプル増幅器の直列接続数 対歪 のグ ラフを描きました。増幅器の直列接続数を N とすると、第 2 次高調波成分は √(N) 倍に増加しますが、第 3 次高調波成分と混 変調歪成分は N 倍に増加します。したがって 1,000 個の増幅器を直列に接続すると歪は約 60dB 増加します。これでは多数の 音声通話チャネルが要求される経済的な大陸横断架空線電話システムを実現することは不可能です。ブラックはその後の数年間 を歪の低減に費やしました。当時のウエストストリート研究所では多数のエンジニアが真空管の改善に取り組みましたが、目標 である歪率の 50dB 低減を達成することはできませんでした。

ブラックは原点に戻りました。真空管の非直線性誤差が避けられないとすると、増幅器の出力信号は音声信号と非直線性歪が 加算されたものになります。そこで、出力信号から非直線性歪を分離する方法を考えました。その方法は突然浮かびました。 先ず出力信号の振幅 (B)を入力信号の振幅 (A) まで減衰させた参照信号を準備します。そして参照信号から入力信号を差し引く と非線形歪信号だけ残ります。つぎにこの非線形歪信号を別の増幅器で (B/A) 倍に増幅して出力信号から差し引くと非線形歪が 除去された出力信号が得られるはずです。実験で確認すると非直線性歪を 40dB 減らすことができました。ブラックはこの方式 を フィードフォワード増幅器 と名づけました。 (図 4 参照)



図4フィードフォワード増幅器 [9]

フィードフォワード増幅器は回路素子の精密なマッチングと正確な減算精度が必要なため、増幅度の変動を 0.5~1 dB 以内に するには、真空管のフィラメント電流を1時間毎に、そしてプレート電圧を6時間毎に調整する必要がありました。これでは 実用化ができません。しかし、重要なのは真空管の性能向上だけに頼るのではなく、回路技術で非線形歪の問題を解決する方法 を見出したことでした。

1927年8月2日のこと、いつものようにウエストストリート研究所に通勤するラカワナ・フェリー上でハドソン川を眺めな がら増幅歪の低減について思索していたブラックに斬新なアイデアが閃きました。増幅器の出力を逆位相で入力に戻して発振し ない状態を保ちます。これは増幅器の歪が出力でキャンセルされる状態を意味します。ブラックは手にしていたニューヨークタ イムズ紙を開き負帰還増幅器の簡単な概念図と伝達関数式を書き留めました。(図5参照)



図5負帰還増幅器の概念 [9]

図 5 においてµは基本増幅器 (真空管自体)の伝達関数を表しており、β は安定な受動素子で構成される帰還回路の伝達関数 を表しています。µとβの乗算はループ・ゲインµβと呼ばれ、µβ は帰還ループを一巡する伝達関数を意味します。ここでµβ ≫ 1 の場合は、負帰還増幅器全体の閉ループ・ゲイン *A_F* は、殆ど帰還回路のゲインβ により決定されます。したがってµの変動 による *A_F* の変動は (1–µβ)分の1に減少します。具体的には ループ・ゲインµβ を 60dB 確保すると、真空管の伝達関数µが 10%変動しても、閉ループ・ゲイン AF の変動はおよそ 0.01% に減少します。

ブラックはループ・ゲイン $\mu\beta$ を 40dB~60dB 確保すれば非線形歪の問題を解決できると考えました。しかし、ウエストスト リート研究所の多くは回路の安定性を気にしました。なぜなら、閉ループ・ゲイン AF が 20dB 必要な場合、60dB のループ・ゲ イン $\mu\beta$ を確保するには、真空管は全使用周波数帯域幅内で 80dB のゲイン μ を確保する必要があるため、自己発振現象を制御 するのは困難であると考えていたからです。

ブラックには自信がありました。なぜなら、発振回路とフィルタ回路の設計経験から、ループ・ゲインμβ が1よりも大きい 正の実数となる周波数があると発振が起きることを知っていたからです。したがって負帰還増幅器の自己発振を回避するには、 全周波数帯域においてループ・ゲインμβ が1よりも大きい正の実数とならないようにすれば十分です。

注意深く設計を進め3段構成の広帯域負帰還増幅器の解析モデルを作成しました。残るのは最終回路の部品定数決定です。 レピータ増幅器では入出力インピーダンスとケーブルインピーダンスの正確なマッチングが必要ですが、従来の方法では無視で きない信号減衰を伴いました。そこで入力と出力にバランスしたブリッジを用いる回路を考案しました。(図6参照)

ブリッジ回路は正確なインピーダン・スマッチングを実現するだけでなく負帰還ループ β を基本増幅器 μ に接続する便利な方 法も実現しました。この方式は μ から β 方向へ反対に β から μ 方向へ、任意のインピーダンスで結合することができ、さらに 回路素子の誤差が (1 – $\mu\beta$)倍に低減されます。 1927年11月29日にブラックの負帰還増幅器は、4kHz~45kHzの周波数範囲 で非線形歪を 50dB 低減することに成功しました。



図6負帰還増幅器9

負帰還増幅器理論の進歩

1932年になるとハリー・ナイキスト (Harry Theodor Nyquist, February 7, 1889 – April 4, 1976) が負帰還増幅器の安定性 を評価する目安となるナイキスト安定判別法を発表しました^[10]。判定の基準は、伝達関数の実数部 (Re) を横軸に、虚数部 (Im) を縦軸にとる極座標系で角周波数 $\omega \ge 0$ から ∞ まで変化させた軌跡をプロットするナイキスト・ダイアグラムにおいて、Im = 0, Re<0 の軸と閉ループ・ゲインの軌跡が交差する点が、0 >> Re >> -1 の軸上を通る場合は正常な値に収束し、Re = -1 の点を 通る場合は発振状態となり、Re << -1 の軸上を通る場合は発散状態となります。

技術者が関数電卓または PC を使い始めたのは 1970 年代からです。伝達関数の計算には手計算による掛け算と割り算が必要 でした。そのためナイキスト安定判別法による負帰還増幅器の安定性解析は時間のかかる面倒な仕事でした。現在では高性能な PC と TINA-TI のような電子回路シミュレーション・ツールを手軽に利用することができます。

汎用オペアンプ μ A741 の TINA-TI model を使用したボルテージ・フォロアを図 7 に、TINA-TI のナイキスト・ダイアグラム 機能によるプロットを図 8 に示します。負荷容量 CL を 100pF, 1nF, 5nF, 10nF の 4 通りに変化させてもプロット完了までの 時間は 2 秒以下です (CoreTMi5-2.50GHz の PC を使用した場合)。図 8 から CL の増加に伴いナイキスト・ダイアグラムの軌 跡が Im = 0, Re = -1 の発振開始点に接近する様子が確認できます。



1940年にはヘンドリック・ボード(Hendrik Wade Bode, December 24, 1905 - 21 June 21, 1982) が図形的な方法で帰還増幅 器の安定性を解析するボード・ダイアグラムの手法を発表しました^[11]。帰還増幅器のボード・ダイアグラムは、帰還ループを開 き、そこにテスト信号を注入し、帰還ループを一巡する開ループ・ゲインの周波数応答を求め、周波数と振幅を対数スケールで、 位相をリニア・スケールでプロットして作成します。周波数比と振幅比の変位は同等であるため、手作業による加減算と漸近直 線近似で簡単に作成できます。安定性解析は容易になり負帰還増幅器の応用も増加しました。

今日では手作業によるプロットはもはや不要です。図9はTINA-TIを使用して図10のボード・ダイアグラムを作成するための回路図です。図10において振幅が1(0dB)の時の-180°からの位相差量は、開ループの位相余裕と呼ばれます。位相余裕が0°になると、帰還される信号は振幅と位相が等しくなり、帰還増幅器は発振に至ります。発振に至らないまでも、位相余裕が低くなると、周波数応答のオーバーシュートや、過渡特性のセトリング時間が増加します。位相余裕が45°に減少すると、オーバーシュートは20%に増加するため、一般的に、位相余裕は45°以上確保するのが望ましいと言われています。図10では、負荷容量CLの増加により位相余裕が低下する様子が確認できます。

ナイキスト・ダイアグラムとボード・ダイアグラムは、第2章であらためて取り上げます。



図10ボード・ダイアグラム(図9の回路による開ループ・ゲイン解析の例)

オペアンプのルーツ

アナログコンピュータ

微分解析器 (Differential Analyser) は、回転軸と円盤を使用した積分演算により微分方程式を解くように設計された機械式 アナログコンピュータです。微分解析器はウィリアム・トムソン (William Thomson, June 26, 1824 - December 17, 1907) が 1876年に発明したとされています^[12]。1950年代になると、真空管を使用した電子式の微分解析器を開発しようとする気運が 高まり、電子式のアナログコンピュータが開発されました。

アナログコンピュータの心臓部は、オペレーショナル・アンプリファイア (Operational Amplifier) と呼ばれる高ゲインの増 幅器であり、それが省略されて オペアンプ となりました。オペアンプと受動素子で構成される負帰還増幅器がアナログ演算を 実行します。アナログ演算のプログラミングは、受動素子とオペアンプの配線をプラグイン・コネクタで切り替えて行います。 1952 年に RCA が発表したアナログコンピュータ "Typhoon" は、約 4,000 本の真空管を使用する大規模なものでした^[13]。

同時代にはデジタルコンピュータも開発され、アメリカ陸軍弾道研究室が1946年に発表した "ENIAC" は約17,000本の真 空管を使用する大規模なものでした^[14]。半導体デバイスの台頭によりデジタルコンピュータの演算能力と信頼性は急速に向上 します。それによりアナログコンピュータは衰退し、オペアンプの需要も一時的に減少します。やがて、研究所や工場における センサー信号処理などの需要が高まりオペアンプは新たなアプリケーションを見出しました。

トランジスタの時代

第二次世界大戦中はイギリスとアメリカを中心にレーダーの開発が進み、マイクロ波の検波が可能なシリコン点接触型ダイ オードなど半導体デバイスの研究が盛んになりました^[15]。戦後は研究の中心がアメリカに移り、特にベル研究所では、ATT の 電話システムが使用する真空管の代替を目標に半導体デバイスの研究体勢を強化しました。その成果は ブラッテン (Walter Houser Brattain, February 10, 1902 - October 13, 1987) とバーディーン (John Bardeen, May 23, 1908 - January 30, 1991) による 1947年の点接触型トランジスタの発見と、ショックレー (William Bradford Shockley Jr. February 13, 1910 - August 12, 1989) による 1948年の接合型トランジスタの発明となって現れます^{[16],[17]}。

トランジスタを工業生産するには、第1に高純度の多結晶半導体材料から単結晶を成長させる技術、第2に半導体単結晶に n型不純物 (ドナー)またはp型不純物 (アクセプタ)をドーピングして、図11、図12の例に示すような n-p-n または p-n-p 構造 を形成する技術が必要です。

第1の技術は1948年にベル研究所のティール (Gordon Kidd Teal (January 10, 1907 - January 7, 2003) が完成させました。 ティールはチョクラルスキー (Jan Czochralski, 23 October 1885 - 22 April 1953) が金属の結晶化率を調べていた 1916年に発 明したチョクラルスキー法 (回転引き上げ法)を応用したゲルマニウム単結晶製造技術を開発しました^[18]。

第2の技術は1950年にベル研究所のショックレーのチームが、成長接合型トランジスタを開発する過程で完成させました。 高純度のゲルマニウム単結晶を引き上げながらn型不純物原子(ドナー)とp型不純物原子(アクセプタ)をドーピングして、 n型半導体領域とp型半導体領域を形成し、図11に示す成長接合型 npn ゲルマニウムトランジスタを製造しました^[19]。

1952年には、GEがインジウムなどの p型不純物原子(アクセプタ)の粒子をゲルマニウムの上に乗せ、熱処理することで p型領域を拡散する方法により図 12 に示す**合金接合型ゲルマニウム pnp トランジスタ**を製造しました^[19]。



図 11 成長接合型ゲルマニウム npn トランジスタ^[19]

図 12 合金接合型ゲルマニウム pnp トランジスタ^[19]

接合型トランジスタの周波数応答は少数キャリアのベース走行時間で決まります。したがって高い周波数応答を得るためには 図 12 に示すベース幅 W_B (ベース・エミッタ空乏層端からベース・コレクタ空乏層端までの距離)を短くする必要があります。仮 に $W_B を 10 \mu m$ とすると**遷移周波数 f_T**(短絡エミッタ接地電流利得の絶対値が1となる周波数)は約10MHzになります。合金 接合型トランジスタはベース領域の単結晶ゲルマニウムウェハの機械的強度の制約などで $W_B > 10 \mu m$ となり、遷移周波数は数 MHzに制限されました。

半導体材料としては、ゲルマニウムよりもシリコンの方が優れていることはトランジスタの発明時から認識されていました。 ゲルマニウムはシリコンに比べると温度に敏感で高電圧化が難しい特性を持ちます。その理由は、荷電子帯と伝導帯の間のエネ ルギーギャップの違いです。シリコンのエネルギーギャップは 1.1eV ですが、ゲルマニウムは 0.67eV であり常温でもかなりの 電子が伝導帯に遷移します。したがって、ゲルマニウムの pn 接合は逆バイアス時のリーク電流が大きく、その値は温度の上昇 に伴い急激に増加します。ところが、ゲルマニウムの融点 (937.4°C) はシリコンの融点 (1412°C) よりも低く、ゲルマニウムの 単結晶化技術はすでに開発されていたので、初期のトランジスタにはゲルマニウムが用いられました。

テキサスインスツルメンツはシリコン点接触型ダイオードで実証された優れた高周波特性と動作温度範囲の広さからシリコントランジスタの優位性を確信し1951年にシリコントランジスタの開発を決定します。回転引き上げ法でゲルマニウム単結晶の製造方法を開発したベル研究所のティールを半導体研究開発研究所長に迎え、融点(1412°C)を超える温度でシリコン単結晶を引き上げながら、n型拡散のコレクタ領域とエミッタ領域の間に p型拡散のベース領域をマイクロメートルの精度で形成する技術を開発し、図13に示す世界初の成長接合型 npn シリコントランジスタを1954年8月に発表しました^{[20], [21]}。



図 13 成長接合型シリコン npn トランジスタ [20], [21]

1954年にはベル研究所の C. A. Lee が、ゲルマニウムウェハにドナーとアクセプタを拡散する際に、気化したドーパントの 濃度と温度を最適化して半導体表面のドーパント密度を調整し拡散層の深さを 20µm~1µm 以下まで正確に制御する気相拡散法 を発表し、同じくベル研究所の C. S. Fuller が、ウェハにエミッタ、ベース、コレクタの3領域を同時に形成する二重拡散法 を発表しました。重量の軽いアクセプタ原子はドナー原子よりも拡散速度が速いため、ドナーとアクセプタの表面密度を適切に 制御すれば一回の拡散で同時に n-p-n 構造を形成することができます。

翌年の 1955 年にはベル研究所の M. Tanenbaum と D. E. Thomas が二重拡散型シリコン npn トランジスタを発表しました。 図 14(a) に示すように、二重拡散法で n 型シリコンウェハに p 型不純物原子のアルミニウムと n 型不純物原子のアンチモン を ドーピングし、厚さ約 3.8µm の p 型拡散層ベースと n+拡散層エミッタを形成します。次にウェハ表面を酸化膜で覆います。 ウェハを拡散炉に入れ高温で水蒸気を流すと、ウェハ表面に薄くて丈夫な絶縁体のシリコン酸化膜が形成されます。次に酸化膜 をワックスでマスクし、ベースコンタクト領域とエミッタコンタクト領域の酸化物をフッ酸で溶かします。ベースコンタクトに はアルミニウムを、エミッタコンタクトには金にアンチモンを配合した Au-Sb TAB を蒸着し、拡散炉で合金化してベース領域 とエミッタ領域のオーミックコンタクトを形成します。



図 14 二重拡散法による拡散型シリコン npn トランジスタ(メサ型トランジスタ)

再度のマスク処理でトランジスタ個々の境界線をエミッタ拡散層とベース拡散層を貫通してオリジナルなn型ウェハに到達 する深さまでエッチングします。その結果はメサと呼ばれる上面が平らなトランジスタアレイ、つまりメサ型トランジスタに なります。次に図14(b)に示すように、金にアンチモンを配合したコレクタコンタクト(Au-Sb TAB)にトランジスタチップ をマウントしてコレクタ電極となるリードフレームにハンダ付けします。二重拡散型シリコン npn トランジスタはベース幅 WB が約3.8µm と薄いために100MHzの遷移周波数と32.3の順方向電流利得を達成しました^[22]。

接合型トランジスタを発明したショックレーは、1955年にカリフォルニア州パロアルトにショックレー半導体研究所を設立 しました。ショックレーは優秀な人材を求めて全国を回り発足時は総勢25人となりました。最初の事業目的は拡散型シリコン トランジスタの実用化でした。やがてショックレーは、ベル研究所時代の別の発明である4層ダイオードの研究に没頭して、 トランジスタのプロジェクトを中止します。そこで、インテルの共同創業者となるロバート・ノイス (Robert Norton Noyce, December 12, 1927 – June 3, 1990) と、ゴードン・ムーア (Gordon Earle Moore, born January 3, 1929) を中心とする総勢8人 のメンバーが、1957年にカリフォルニア州パロアルトにフェアチャイルドセミコンダクターを設立します。フェアチャイルド セミコンダクターは1950年代後半から1960年代の数年間において最初の市販用メサ型シリコントランジスタ、最初のプレー ナ型トランジスタ、最初の市販用デジタル集積回路(IC)、最初の市販用ICオペアンプを開発するなど半導体技術と半導体製品の開発に重要な貢献をしました。

フェアチャイルドセミコンダクターの目標は二重拡散シリコントランジスタの開発・製造・販売でした。メサ型トランジスタの アイデアは新しいものでなく、1955年にベル研究所が図 14の二重拡散型シリコン npn トランジスタを発表していました。 フェアチャイルドセミコンダクターは、図 15に示す構造のメサ型シリコン npn トランジスタを考案しました。これは図 14と は異なりエミッタ領域をホトリソグラフィ技術による選択拡散で形成します。表面に p 型ベース領域を拡散した n 型シリコン ウェハの表面を酸化膜で覆いその上に感光性レジストを塗布します。次にエミッタ領域を定義するホトマスクで感光性レジスト を露光します。露光した部分のホトレジストは硬化しますが、他の部分は薬品で処理するとすぐに溶けてしまいます。この方法 で酸化膜にエミッタ領域の窓孔をあけ、この窓孔から n 型不純物原子を拡散してエミッタ領域を形成します。

ホトリソグラフィ技術は、ベル研究所が酸化膜にコンタクト領域の窓孔をあけるために開発したものですが処理できるマスク は1枚だけでした。ノイスは3枚のホトマスクが処理可能なシステムを開発するために、サンフランシスコのカメラ店で3枚 の焦点が一番マッチングした16mm映画用カメラのレンズを選び、それらを高剛性のフレームにマウントし、3枚のマスクの 位置合わせが可能な、最小フィーチャー・サイズ0.005インチ(≈125µm)のホトリソグラフィシステムを開発しました。 第1のマスクはエミッタ領域を拡散するための窓孔を定義し、第2のマスクはコンタクト領域の窓孔を定義し、 第3のマス クはアルミニウムのコンタクトパターンをエッチングする領域を定義します。ホトリソグラフィによるウェハ処理は、ウェハ表 面全体に同一構造を形成するバッチ処理であり、効率的な生産プロセスを約束するものでした。

ベル研究所の二重拡散型シリコン npn トランジスタは、ベースコンタクトにアルミニウム、エミッタコンタクトに Au-Sb TAB を使用しました。2種類のコンタクトは、合金化プロセスとそれに続く電極接続を複雑にします。そこでベース領域とエ ミッタ領域の両方にアルミニウム膜を蒸着し、拡散炉でシリコン・アルミニウムの共晶温度以上でアルミニウムの溶融温度以下 の温度で合金化しました。その結果アルミニウムはベースと同じくエミッタにも良好なオーミックコンタクトを形成しました。

最初のメサ型シリコン npn トランジスタは IBM の磁気コアメモリのアプリケーションをターゲットにしていました。 IBM は磁器コアメモリのドライブ用に 150mA をスイッチングできるシリコントランジスタが必要でした。幸いなことに、それは 最初のホトリソグラフィシステムのターゲットとして現実的なデバイスサイズでした。このデバイスは 2N696 と名付けられア ナログ回路だけではなくデジタル回路にも多くのアプリケーションを見出しました。



TINA-TIによるオペアンプ回路設計入門 9

図15に示すように、メサ型トランジスタのエミッターベース接合はメタルコンタクトの間の表面に露出しており、ベース-コレクタ接合もメサの側面に露出しています。接合近くの領域にはアクセプタ原子とドナー原子による大きな空間電荷とそれに よる高い電界が存在し、接合領域が表面にあると汚染に敏感になります。エミッターベース接合が汚染されるとトランジスタの ゲインが大きく減少します。また、ベース-コレクタ接合が汚染されるとブレークダウン電圧が大きく低下します。

この問題の解決法はジーン・ヘルニ(Jean A. Hoerni, September 26, 1924 - January 12, 1997)がもたらしました。ヘルニ は、図 16 に示すようにエミッタ領域と同様にベース領域にも選択拡散を使用し、さらにコンタクト部を除くウェハの表面全体 を酸化膜で覆うプレーナ技術を発明し特許化しました^[23]。これにより、高電界の接合部が酸化膜で覆われウェハ表面の汚染や パーティクルによる短絡から保護されました。メサ型トランジスタのホトリソグラフィシステムは、3枚1組でマスクを処理 するように構成されていました。そこで、プレーナ技術に必要なベース拡散領域のマスクを追加して、4枚1組のマスクが処理 できるホトリソグラフィシステムを新たに開発しました。プレーナ型シリコン npn トランジスタは、ブレークダウン電圧と ゲインの安定性が大きく改善され、環境条件の影響は格段に少なくなりました^[24]。

1950年代の後半には真空管に代わってトランジスタが一般の電子機器にも使用されるようになりました。 バー・ブラウン・ リサーチョーポレーションは、トランジスタ化された最初の市販用オペアンプ "model 130"を 1958年に発表しました。

集積回路 (IC)の時代

1947年にイリノイ大学の電気工学部を卒業したジャック・キルビー(Jack St. Clair Kilby, November 8, 1923 - June 20, 2005)は、ウィスコンシン州ミルウォーキにあるグローブ・ユニオン社のセントラルラボ部門に入社しコスト志向の民生用電子部品の開発を担当しました。製品コストを下げるには小型化が最も有効であると考えられており、小型化のための厳しい要求を受けました。キルビーはセントラルラボに勤務すると同時に、ウィスコンシン大学院の電気工学部修士課程に学びました。そこでは、ベル研究所で1947年にトランジスタを発明したバーディーンの講座に参加する機会がありました。ベル研究所を傘下に収めるウエスタン・エレクトリックは、裁判所の調停に従いトランジスタのライセンス供与を発表しました。セントラルラボはライセンスを取得し、キルビーは点接触型トランジスタの開発と並行してトランジスタ、抵抗、容量をセラミック基板に実装する電子回路モジュールの開発に取り組みます。やがてセントラルラボが小型化に無関心であると感じたキルビーは、それを実行できる場所を求め、数社に履歴書を送ります。テキサスインスツルメンツ(TI)もその1社でした。TI 半導体部品事業部長のウィリス・アドコック(Willis Adcock)は1958年5月にキルビーを電子回路小型化の担当として採用します。

その当時、TI はアメリカ陸軍通信部隊とマイクロモジュールによる電子回路の小型化方法について調査していました。TI は 電子回路を小型で同一寸法のモジュールに統一して、あらかじめ配線されたマトリクスに差し込む方式のマイクロモジュールを 提案していました。キルビーはその代替案として半導体チップに全ての回路を組み込む集積回路(IC)方式を考案し、その有効 性を確認するため、個別部品を用いた中間周波増幅器を試作しました。コストを解析するとIC方式は非常に現実的(高利益) であることが確認できました。8月になるとTI は 2週間の夏期シャットダウンに入りました。有給休暇がないキルビーは職場 に残り、2週間でIC方式の提案書を書き上げます。提案を受けたアドコックは実働サンプルの試作を指示します。キルビーは アドコックの助力で研究所のエンジニアにシリコン製の抵抗とキャパシタの製作を依頼しトランジスタのフリップフロップ回路 と組み合わせて、全てをシリコンの個別素子で構成した発振器を製作し、8月 28日に動作を確認しました。次に、キルビーは 全素子を1つの半導体に集積する試作案をアドコックに提案し承認を得ました。試作機は 2週間で完成し、公開試験が行われ ました。1958年9月12日にTIマネージャが目にしたのは、7/16×1/16インチのグルマニウム棒にメサ型ゲルマニウムトラン ジスタ、抵抗、キャパシタを集積し、金線で配線した発振器でした。それは粗末な仕上がりでしたがキルビーが電源を入れると 連続するサイン波がオシロスコープ画面に現れました。TI は 1959年3月6日に、ニューヨークでキルビーによる集積回路の 発明を公式に発表しました^{[20], [20]}

フェアチャイルドセミコンダクターのノイスは、プレーナ技術を利用してモノリシックICを実現する プレーナIC技術 を 考案し、1961年にモノリシックIC内部の素子間配線方法として特許化しました^[26]。モノリシックICの実現には、ウェハ内 の素子を分離する技術と、素子間を配線する技術が必要です。プレーナ技術では全ての素子を共通のサブストレートに形成しま す。ノイスは各素子を分離する技術として素子間に逆バイアスされた pn 接合を挿入する方法を考案しました。また、素子間の 配線にはアルミニウムメタライゼーションを考案しました。拡散抵抗と小容量の pn 接合キャパシタの形成法も同時に考案し、 一つのモノリシックシリコンチップで、完全な回路を構成する方法を示しました。1961年には、プレーナIC技術を使用した 最初の市販用デジタル IC である Micrologic ファミリが販売されました。Micrologic ファミリは8ピン TO-5パッケージに収容 された5種類のロジックファンクションで構成され、回路形式は実装が容易な RTL (Resistor-Transistor Logic)が採用されま した。初期の集積回路は高価で真の優位性はパッケージ密度でした。アポロ宇宙船とともに月に行ったアポロ誘導コンピュータ は Micrologic ファミリの 3入力 NOR ゲートを使用して製造されました^[24]。



図 17 バイポーラ I Cプロセスによる npn トランジスタの形成例

ICオペアンプの誕生

uA702

最初に市販されたモノリシックICオペアンプは、フェアチャイルドセミコンダクターが1963年に発表した µA702 です。 ボブ・ワイドラー (Robert John Widlar, November 30, 1937 – February 27, 1991) は、ICオペアンプのマイルストーンとな る μA709 や LM101 を開発した モノリシック I C オペアンプ設計のパイオニアですが、最初に開発した μA702 は、非対称電 源電圧 (+12V,-6V)、低ゲイン (68dB)、低入力電圧範囲 (-4.0V to +0.5V)の特性と、高い販売価格 (\$300/1 個) により、市場に 受け入れられませんでした。図18から明らかなように、μA702には pnpトランジスタが使用されていません。フェアチャイ ルドセミコンダクターの npn バイポーラプロセスは、当時は RTL IC (Resistor-Transistor-Logic IC) に最適化されており、 pnp トランジスタは有りませんでした。



µA709

ワイドラーは、μA702 を根本的に改良するためにプロセスエンジニアと共同で ラテラル pnp トランジスタ (P15 参照) を開 発しました。ラテラル pnp トランジスタは電流増幅率と周波数特性が npn トランジスタに比べて大きく劣りますが、負電源の 方向にDCレベルをシフトすることが可能で、npnトランジスタと組み合わせれば高い電流利得を得ることもできます。

ワイドラーが次に開発した μA709 は、フェアチャイルドセミコンダクターから 1965 年に発表されました。μA709 は 対称 な電源電圧 (±15V)、高入力電圧範囲 (±10V)、高ゲイン (94dB)、低入力バイアス電流 (200nA) などの優れた特性により、 個別部品による設計のオペアンプを置き換えた最初のモノリシック IC オペアンプとなりました。最盛期には 709 型オペアンプ として8社から セカンドソース が供給されました。

図 19 に µA709 の回路を示します。Q1, Q2 は初段の差動増幅を形成し、Q3~Q6 は 2 段目増幅を形成します。Q9 (ラテラル pnp トランジスタ) で形成されるレベルシフトは、2 段目増幅の出力を Q12 で形成される 3 段目増幅の入力に伝えます。Q14 と Q13 (ラテラル pnp トランジスタ)は出力バッファを形成します。等価的には3段構成のエミッタ接地増幅回路です。



図19 µA709の回路^[28]

µA709は基本性能に優れる一方で、ユーザからは下記の問題が指摘されました。

- 周波数補償が複雑であり、外部部品のボード・スペースとコストが必要である。
- 高い入力コモンモード電圧が印加されて入力段が飽和すると、ラッチアップする。
- 過大な差動入力電圧を印加されると、入力段のトランジスタが破損する。
- 出力を短絡すると、出力段のトランジスタが破損する。
- 負荷容量に敏感であり、発振しやすい。

LM101

この問題にワイドラーはナショナルセミコンダクターから 1967 年に発表された LM101 で答えます。LM101 の性能は基本 的には µA709 と同等ですが、より高いゲイン(104dB)と、広い動作電源範囲 (±5V~±20V) が実現されました。コモンモード 電圧によるラッチアップは無くなり、入出力回路がオーバーロードから保護されました。さらに、周波数補償に必要な外付け部 品は 30pFの 容量一つだけとなり、後に続くµA741 などの周波数補償内蔵型 I C オペアンプの基礎を築きました。

図 20 に LM101 の回路を示します^[29]。LM101 の主要な目的は、周波数補償を単純にすることでした。そのため 増幅回路は 2 段の構成にしました。それにはµA709 (3 段構成) より 1 段当たりのゲインを上げる必要があります。 LM101 はアクティブ ロード でそれを実現しました。たとえば、2 段目増幅回路を形成する Q9 には Q17 (ラテラル pnp トランジスタ) のアクティブ ロードが接続されています。

アクティブロードは、①. 高抵抗値が実現でき入力バイアス電流と消費電力を減らすことができる。②. 電圧降下が少なく、 コモンモード入力電圧範囲、出力電圧範囲、動作電源電圧範囲が増加できる。③. 少ない増幅段数で周波数補償を簡単にできる、 などの利点があります。

Q1, **Q2** と **Q3**, **Q4** (ラテラル pnp トランジスタ) は、差動入力増幅段を形成します。**Q5**, **Q6** は差動入力増幅段のアクティブ ロードを形成します。**Q3**, **Q4** (ラテラル pnp トランジスタ) は増幅率が低いので、増幅率が高い npn トランジスタの **Q1**, **Q2** で バッファリングされています。

差動入力のコモンモード入力電圧範囲は、Q1, Q2 のスイング範囲となる、正電源方向の V+ から負電源方向の (V- + 4×VBE)までに広がり、差動入力の飽和とラッチアップは無くなりました。また、Q3 と Q4 のラテラル pnp トランジスタは VBE 耐圧が高いので、差動入力の絶対最大入力電圧は電源電圧にかかわらず ±30V となりました。



Q16, Q11 と Q12 (ラテラル pnp トランジスタ) は、npn トランジスタと等価 pnp トランジスタのペアによる AB 級出力段を 形成します。 これらのトランジスタは Q13 (ラテラル pnp トランジスタ)と Q14 によりバイアスされます。R11 と Q15 および、 R10 と Q12, Q10, Q8 のループは出力電流の保護回路を形成します。

µA741

フェアチャイルドセミコンダクター で µA709 の改良に励んでいた デビット・フラガー (David Fullagar,)は、ワイドラーが 開発した LM101 の性能を詳細に調査し、改良された特性はそのまま生かして、外付けの周波数補償用 30pF 容量を、チップに 内蔵することを考案します。このようにして µA741 は、LM101 からおよそ 1 年後の 1968 年にフェアチャイルドセミコンダ クターから発表されました。バイアス回路を除き µA741 のシグナルパスは LM101 と等価です。コモンモード電圧範囲、入出 力保護回路、ゲイン、周波数帯域、電源電圧範囲も同等で、周波数補償用の 30pF 容量が内蔵されました。

μA741 は、外部周波数補償による動特性の最適化よりも、周波数補償内蔵の使いやすさを優先し、それがユーザに受け入れ られ、初期のモノリシック I Cオペアンプにおけるデファクトスタンダードになりました。最盛期には、日本メーカを含め10 社以上がセカンドソースを発表しました。現在でも、テキサスインスツルメンツが μA741 と LM741 を販売しています。

μA741の回路^[30]と簡略化回路を図 21 と 図 22 に示します。Q1, Q2 のエミッタフォロアは、ベース接地の差動ペアトランジ スタ Q3, Q4 (ラテラル pnp トランジスタ)のエミッタを駆動します。Q5, Q6 は Q3, Q4 のアクティブロードです。これら6つ のトランジスタが入力部を形成し下記の機能を実現しています。

- 入力抵抗が高く、コモンモード電圧の影響が少ない、高ゲインの差動入力段を形成する。
- ラテラル pnp トランジスタは遷移周波数が低いためシグナルパスは npn トランジスタだけで形成するのが望ましい。
 しかし、npn トランジスタだけではシグナルパスを負電源方向に駆動できないため、
 ラテラル pnp トランジスタ Q3,Q4 のコレクタ電位を常に負電源に近くにバイアスしている。
- Q5, Q6 のアクティブロードが、差動入力をシングルエンド出力に変換している。



Q16 は Q6 と Q17 の間に挿入されたエミッタフォロア・バッファです。Q17 で形成されるエミッタ接地増幅段は、Q13 で形成されるアクティブロードを持ち、高い電圧利得を実現します。Q14 と Q20 は、AB 級出力段を形成します。Q23 は、エミッタ接地増幅段と AB 級出力段の間に挿入されたエミッタフォロア・バッファです。

Q13 はマルチコレクタのラテラル pnp トランジスタで、そのデバイス構造を図 23 に示します。コレクタリングは2つの部 分に分かれています。第1の部分はエミッタ 3/4 を囲んでいて、そこから注入されるホールを集め、第2の部分はエミッタの残 り 1/4 に向かい合って、そこから注入されるホールを集めます。したがって、この構造にはベース・エミッタ接合部が並列に接 続された 2 つのトランジスタがあり、一方のトランジスタの飽和連流 (Is) は、エミッタがベースに完全に囲まれているラテラ ル pnp トランジスタの 1/4、他方の Is は、同じトランジスタの 3/4 であるような回路と等価です。



図 23 マルチコレクタ・ラテラル pnp トランジスタ

I Cオペアンプの高速化技術

オペアンプはもともとアナログコンピュータの演算増幅器として開発されたものですが理想オペアンプとμA741の基本特性 を比較すると、表1に示すようにスルーレートとバンド幅以外は、実用上あまり支障がない水準にあることがわかります。

パラメータ	•	理想オペアンプ	μA741
オープンループ・DC ゲイン	Ao	∞	200K
入力インピーダンス	Rin	8	2 MΩ
出力インピーダンス	Rout	0	75Ω
スルーレート	SR	00	0.5 V/µsec
ユニティゲイン・バンド幅	BW	00	1 MHz

表1 µA741 の代表的特性

スルーレートとバンド幅が低いのは、内部で使用されているラテラル(横方向) pnpトランジスタ の遷移周波数が低いことに 起因しています。これは、npnトランジスタを基本とする標準バイポーラ I C プロセスでは、ウェハ行程を少なくするために npnトランジスタと同じ行程で製造できるラテラル pnpトランジスタが使用されているからです (図23参照)。

汎用 I C オペアンプの場合は 40V 程度のコレクターエミッタ間耐圧が要求されるため、ラテラル pnp トランジスタの最小 ベース幅は 8μm 程度必要となり少数キャリアであるホールのベース走行時間 tf は下式に示すように 32ns くらいになります。

$$\begin{aligned} \tau f &= \frac{W_b^2}{2D_p} \cong \frac{8(\mu m)^2}{2 \times 10 \left(\frac{cm^2}{s}\right)} \cong 32ns \\ W_b &: \quad <- \pi i \\ D_p &: \quad <- \pi i \\ \end{bmatrix} \end{aligned}$$

したがって、ラテラル pnp トランジスタの遷移周波数 ft = 1/($2\pi \times tf$)は約 5MHz となり、npn トランジスタの 500MHz にく らべて 約 1/100 の値となります。(表 2 参照)

パラメータ	npn	ラテラルpnp	
電流増幅率	hFE	150	50
遷移周波数	f T	530MHz	5MHz
アーリ電圧	VA	60V	30V
コレクタ接合容量	CJC	0.3pF	0.6pF
サブストレート接合容量	CJS	0.8pF	1.3pF

表2 npn、pnp トランジスタの代表的な特性

オペアンプの高速化技術として、増幅段を高速な npn トランジスタだけで構成する方法があります。LM118 という製品では 6 マスクの標準 npn バイポーラプロセスで 15MHz の帯域幅と 70V/µs のスルーレートを達成しています。周波数補償が内蔵さ れ ±5V ~ ±18V の電源電圧で動作します。また、外付けのフィードフォワード補償により 2 倍の帯域幅が得られます。

図 24に LM118の簡略化回路を示します。ラテラル pnp トランジスタは信号のDC成分と低周波数成分だけをレベルシフト して高周波数成分はバイパスします。Q1 と Q2 はエミッタ接地抵抗とコレクタ負荷抵抗を持つ通常の差動入力段です。Q3 と Q4 は 2 段目を形成し信号の増幅と V-側へのレベルシフトを行います。Q3 と Q4 のコレクタはカレントインバータ Q10 と Q11 をドライブして差動信号をシングルエンド信号に変換します。Q9 はカレントソース負荷による高利得増幅段を形成しB級出力 段をドライブします。周波数補償は C1,C2,C3 で行われます。C1 が差動入力の片側をロールオフさせるため、シグナルパスは 高周波数ではシングルエンドとなります。また、信号の高周波数成分は C2(30pF)がラテラル pnp トランジスタを迂回するため 過度な位相シフが回避されます。そして、C3 が全体の周波数応答を図 25 に示すように 6dB/ オクターブ に設定します^[32]。

入力オフセット オフセット電流 電圧ゲ クン 入力 コモンモート範囲 出力電圧 小信号 スルーレート 電圧 パイアス電流 帯域幅 2 mV 200 nA 20 nA 200k ±11.5 V ±13 V 15MHz 70 V/µs

表 3 LM118 高速オペアンプの代表的特性^[31]



コンプリメンタリ・バイポーラプロセス

1980年代になると、低速なラテラル pnp トランジスタの代わりに、高速な npn トランジスタと同じ構造を持つ、縦型 pnp トランジスタを同一ウェハ上に集積する、接合分離型のコンプリメンタリ・バイポーラプロセスが開発されました。 縦型 pnp トランジスタのコレクタ(p型)とサブストレート(p型)の間に n型埋込拡散層を形成し、逆バイアスされた接合で素子を分離 します。その代表例としてナショナルセミコンダクターが 1986年に発表した VIP1(Vertically Integrated pnp)の特性を表4 に示します。遷移周波数は素子間分離のサブストレート接合容量 C_{JS}で制限されています。また C_{JS}は電圧により変化するため 電源電圧の変化による AC 特性の変化や出力電圧の変化による歪の増加の原因となります^[33]。

パラメータ		縦型npnトランジスタ	縦型pnp トランジスタ
電流増幅率	hFE	250	150
遷移周波数	fт	400MHz	200MHz
アーリ電圧	VA	200V	60V
降伏電圧	Vсво	19V	22V
サブストレート接合容量	CJS	2.0	рF

表4 VIP1の代表的特性^[33]

1990年代になると、素子間分離の pn 接合による遷移周波数の制限を無くする方法として、SOI (Silicon on insulator)の 技術を使用した、SiO₂ 絶縁型のコンプリメンタリ・バイポーラプロセスが開発されました。このプロセスは、サブストレート 容量 C_{JS} が非常に小さいために、縦型 PNP トランジスタの遷移周波数は数 GHz に達します。

1993年に**バーブラウン**が発表した OPA640 ファミリは、表 5 と図 26 に示す縦型 npn トランジスタ、縦型 pnp トランジスタ を持つ SiO₂ 絶縁型のコンプリメンタリ・バイポーラプロセスを使用した、高速・高帯域オペアンプファミリです。(表 6 参照)



図 26 縦型 npn トランジスタ、縦型 pnp トランジスタのクロスセクション^[84]

パラメータ		縦 型npn トランジスタ	縦型pnpトランジスタ
電流増幅率	hFE	118	45
遷移断周波数	fт	10.2GHz	4.3GHz
アーリ電圧	VA	27V	11V
降伏電圧	Vсво	19V	22V
コレクタ接合容量	CJC	41fF	50fF
サブストレート接合容量	CJS	22fF	392fF

表5 縦型npn、縦型pnpトランジスタの特性^[34]

表 6	OPA640 ファミリの代表的特性
-----	-------------------

モデル名	回路形式	閉ル−プ 帯域幅	スルーレート	セトリング [*] ዓイム ±0.01%	入力電圧 雑音密度	入力ハ [*] イアス 電流@25°C	出力電圧 (min)	出力電流 (min)	電源電圧	消費電力
		Hz	V/µs	ns	nV/√Hz	μA	±V	±mA	v	mW
OPA640 ^[35]	t e	1.3G, G=1	350	22	2.8	18	2.25	22.5		180
OPA641 [36]	帰還	900M, G=2	700	18	2.8	25	2.25	22.5	±4.5	150
OPA644 ^[37]	電流	500M, G=1	2500	21	1.9	20	2.75	27.5	+5.5	180
OPA648 ^[38]	帰還	1.0G, G=1	1200	20	2.3	65	2.75	20		130

高速オペアンプの回路技術(電圧帰還型)

図 27 に差動入力段と出力バッファで表した電圧帰還オペアンプの簡略等価回路を示します。この回路の理論的な最大スルーレートは *SRmax = I/C* で表されますが、実際には回路の非対称性により正方向スルーレートと負方向スルーレートに差が生じます。したがって大振幅信号においては信号波形の立ち上がり特性と立ち下がり特性の差から波形ひずみが生じてしまいます。このひずみはビデオ信号処理のアプリケーションでは特に重要で、微分ゲイン/位相ひずみとして規定されています。



図 27 電圧帰還オペアンプの簡略化回路

スルーレート性能の非対称性は縦型トランジスタの優れた特性を利用し、入力の差動段から終段のエミッタ・フォロアに至る までの全回路にコンプリメンタリ・シンメトリな構成を採用することにより改善することができます。この方式で作られた製品 はフォールデット・カスコード・オペアンプとして知られており、ゲイン段が1段で構成され、ボード線図も単一極に近い安定 な応答を示すため、高いゲイン・バンド幅積と、高速なセトリング特性が得られる特長を持っています。

図 28 にフォールデット・カスコード・オペアンプの簡略化回路をしまします。フォールデット・カスコード・オペアンプという 用語は、pnpトランジスタがカスコード・デバイスとして機能するとともに、信号を負の電源に接続された負荷に「折り返す」 ことに由来しています。この回路は、位相補償を1個のキャパシタで行うことができるため、セトリング誤差の少ない単一極 応答を実現することができます。

OPA640 ファミリの電圧帰還型モデルはフォールデット・カスコード・オペアンプの回路方式を採用しています。図 32, 34, 36 に示すトランジスタレベルの **OPA640** SPICE マクロモデル(**OPA640X.MOD**: Simplified-Circuit SPICE Macro Model)による **OPA640** 特性のシミュレーション例を図 29 に示します^[39]。





図 29 OPA640 のシミュレーション例

高速オペアンプの回路技術(電流帰還型)

OPA640 ファミリの電流帰還モデル OPA648 を差動入力段、増幅段、出力バッファで表した簡略化回路に、フィードバック 抵抗 RFB を付加して構成した増幅回路 (Gain = +1) を図 30 に示します。RFB = 243Ω とすると小信号帯域幅は 1.0GHz (TYP) スルーレートは 1200V/µs (TYP) となります。

入力信号はコモン・エミッタ接続の差動ペア Q1, Q2 と Q3, Q4 に印加されます。差動入力段のバイアスは R5, Q11, ISOUR, Q14, R7 で構成されるバイアス回路から, Q13 と Q18 のベースに与えられます。R6, R8 は入力差動段の無信号時電流を決定します。Q1, Q2 を通る電流が Q3, Q4 にバイアス電圧を供給します。

電流帰還オペアンプは、過渡応答中に位相補償容量と寄生容量をスルーイングする電流を電源から引き込みます。無信号時に 差動入力段を流れる電流は、Q5, Q6, Q7 と Q8, Q9, Q10 で構成されるウイルソン・カレントミラーにより、Q10 と Q7 の分岐を 通して Q22 と Q24 に反映されます。入力信号がダイナミックに変化すると入力差動段の電流も変化して、Q22, Q24 から位相 補償容量 CCOMP を充放電する電流が供給されます。

Q3 と Q4 のエミッタに流れる信号電流はそれらのコレクタから Q7, Q10 のベースを通りウイルソン・カレントミラーに送ら れます。R1, R2, R3, R4 はカレントソースを安定に動作させるためのエミッタデジェネレイション(emitter degeneration)です。 図 30 のユニティゲイン・クロスオーバー 周波数は下式により与えられます。

Unity Gain Bandwidth
$$\approx \frac{1}{2 \times \pi \times \text{RFB} \times \text{C1}}$$

図 33, 35, 36 に示すトランジスタレベルの OPA648 SPICE マクロモデル(OPA648X.MOD: Simplified-Circuit SPICE Macro Model)による OPA648 特性のシミュレーション例を図 31 に示します^[39]。



図 30 OPA648の簡略化回路による増幅回路(Gain = +1)



図 31 OPA648 のシミュレーション例

* OPA640X - WIDEBAND VOLTAGE FEEDBACK OPERATIONAL AMPLIFIER MACROMODEL	* PACKAGE PARASITICS
* CREATED 11/21/93 DS * REV. A	* CINV 13 0 0.75E-12
Image: Proceeding of the set of	C1NW 13 0 0.75E-12 L10P 66 86 1.5E-9 L6P 60 66 1.50E-9 C1P 15 2 1.5E-12 C29P 5 2 .15E-12 C29P 5 2 .15E-12 C2P 6 2 .0425E-12 C4P 61 2 .0425E-12 C4P 61 6 4 .05E-12 C4P 64 8 .042E-12 C4P 64 2 .0425E-12 C1P 64 68 .042E-12 C1P 7 1 2 .0125E-12 C1P 7 1 2 .0125E-12 C2P 7 3 2 .15E-12 C2P 7 4 2 .0125E-12 C2P 7 4 2 .0125E-12 C2P 7 4 2 .0125E-12 C3P 7 1 0.05E-12 C3P 7 1 0.05E-9 L1P 72 7 1 0.5E-9 L1P 72 7 1 0.5E-9 L3P 7 5 .7E-9 C1P 6 5 .7E-9 C1P 6 5 .7E-9 C1P 7 1 6 .01 C2P 1 6 8 .01 C1P 7 1 7 0 .01 C1P 7 1 7 7 0 .01 C1P 7 1 7 7 0 .01 C1P 7 7 7 6 .01 C2P 7 7 7 8 .01 C3P 7 7 7 7 8 .01 C3P 7 7 7 8 .01 C3P 7 7 7 8 .01 C3P 7 7 7 7 8 .01 C3P
KI 3 21 20 I1 36 39 500E-6	ENDS

🗵 32 OPA640X.MOD Simplified-Circuit SPICE Macro Model

* OPA648X ULTRA WIDE-BAND CURRENT FEEDBACK AMPLIFIER * CREATED 8/24/94 DY	** Package Parasitics *
<pre>* ReV. A *</pre>	$\begin{array}{llllllllllllllllllllllllllllllllllll$
$ \begin{array}{rrrrrrrrrrrrrrrrrrrrrrrrr$	* MODELS USED * MODEL NPNI NPN + IS = 4.647E-17 BF = 2.293E+02 NF = 1.000E+00 VAF = 4.398E+01 + IKF = 7.233E-03 ISE = 1.222E-14 NE = 2.000E+00 BR = 3.695E+01 + NR = 1.000E+00 VAR = 1.494E+00 IKR = 1.667E+05 ISC = 1.057E-14 + NC = 1.653E+00 RB = 3.170E+02 IRB = 0.000E+00 RBM = 1.500E+02 + RE = 1.133E+01 RC = 2.768E+01 CJE = 2.070E-14 VJE = 7.414E-01 + MJE = 4.950E-01 TF = 1.150E+11 XTF = 2.452E+01 VJE = 7.414E-01 + MJC = 4.509E-01 XCJC = 1.270E+01 TR = 3.240E+10 CJS = 5.326E+14 + VJS = 5.291E+01 MJS = 4.389E+01 XTB = 1.218E+00 EG = 1.184E+00 + XTI = 2.000E+00 KF = 0.000E+00 XF = 1.000E+00 VAF = 3.106E+01 + IKF = 3.115E+03 ISE = 8.930E+17 NE = 1.203E+00 BR = 3.061E+03 + NR = 1.000E+00 VAR = 1.448E+00 IKR = 5.000E+00 RBM = 1.544E+02 + NC = 1.634E+00 RB = 2.794E+02 IRB = 0.000E+00 RBM = 1.544E+02 + RE = 7.452E+00 RC = 1.142E+02 CJE = 2.038E+14 VJE = 7.470E+01 + IJF = 2.397E+02 PTF = 0.000E+00 CJC = 6.106E+14 VJC = 7.470E+01 + MJC = 5.185E+01 XCJC = 8.499E+02 TR = 6.500E+10 CJS = 2.855E+13 + VJS = 9.063E+01 MJS = 4.931E+01 XTF = 1.000E+00 FC = 9.014E+01 *XTI = 2.000E+00 KF = 0.000E+00 AF = 1.100E+00 FC = 9.014E+01

🗵 33 OPA648X.MOD Simplified-Circuit SPICE Macro Model



 \boxtimes 34 Schematic to OPA640X.MOD Simplified-Circuit SPICE Macro Model ${}^{\scriptscriptstyle [39]}$



 \boxtimes 35 Schematic to OPA648X.MOD Simplified-Circuit SPICE Macro Model ${}^{\scriptscriptstyle [39]}$



🗵 36 Schematic to Model the Pad Parasitics Used for the OPA640X.MOD and OPA641X.MOD [39]

参考文献

- Pestrikov, V.M. "Edison's effect The invention that surpassed scientific and technical progress" Microwave and Telecommunication Technology, 2012 22nd International Crimean Conference Publication Year: 2012, Page(s): 40-41
- [2] David Cassidy, Gerald Holton and James Rutherford "Understanding Physics" Springer © 2002 (855 pages) Citation, Chapter 13: Probing the Atom
- [3] T.A. Edison, "Electrical Indicator." US Patent 307,031, filed November 15, 1883, issued October 21, 1884.
- [4] J. A. Fleming, "Instrument for Converting Alternating Electric Currents into Continuous Currents,"

US Patent 803,684, filed April 19, 1905, issued Nov. 7, 1905.

[5] Lee de Forest, "Device for Amplifying Feeble Electrical Currents,"

US Patent 841,387, filed October 25, 1906, issued January 15, 1907.

[6] E.H. Armstrong, "Signaling System"

US Patent 1,424,065, filed June 27, 1921, issued July 25, 1922.

- [7] Jon B. Hagen "Radio-Frequency Electronics: Circuits and Applications, Second Edition" Cambridge University Press © 2009 (452 pages) Citation, Radio Receivers (7.4: The Superheterodyne Receiver)
- [8] Harold S. Black, "Stabilized feedback amplifiers," Bell System Technical Journal, vol. 13, pp. 1–18, Jan. 1934.
- [9] Harold Black, "Inventing the negative feedback amplifier", IEEE Spectrum, pp.55-60, Dec. 1977.
- [10] Harry Nyquist, "Regeneration theory," Bell System Technical Journal, vol. 11, pp. 126-147, Jan. 1932.
- [11] Hendrik W. Bode, "Relations between attenuation and phase in feedback amplifier design," Bell System Technical Journal, vol. 19, pp. 412–454, July 1940.
- [12] Thomson, James, "Collected papers in physics and engineering", Cambridge, University press, p.p. 452-456, 1912.
- [13] Analog Computers: RCA Typhoon, 1951 Radiomuseum.org
- [14] Irv Englander, "The Architecture of Computer Hardware, System Software, and Networking: An Information Technology Approach, Fourth Edition", John Wiley & Sons, pp. 25-28, May 2009
- [15] Scaff J. H. and Ohl, R. S. "Development of Silicon Crystal Rectifiers for Microwave Radar Receivers", Bell System Technical Journal, Vol. 26, No. 1 (January 1947) pp.1-30.
- [16] Walter Houser Brattain, John Bardeen, "Three-Electrode Circuit Element Utilizing Semiconductive Materials" U.S. Patent 2,524,035, filed June 17, 1948, issued October 3, 1950
- [17] W.SHOCKLEY, "Circuit element utilizing semiconductive material"
 U.S. Patent 2,569,347, filed June26, 1948, issued September 25, 1951
- [18] H.CHRISTENSEN, et al., "METHOD OF FABRICATING GERMANIUM BODIES"
 U.S. Patent 2,692,839, filed April 7, 1951, issued October 26, 1954
- [19] IAN M. ROSS, "The Invention of the Transistor", PROCEEDINGS OF THE IEEE, VOL. 86, NO. 1, JANUARY 1998
- [20] Texas Instruments incorporated, "Engineering the World", pp. 55-113, Dockery Publishing Inc., 2005
- [21] Teal, Gordon K. "Single Crystals of Germanium and Silicon Basic to the Transistor and Integrated Circuit," IEEE Transactions on Electron Devices, Vol. ED-23, No. 7 (July 1976) pp. 621–39.
- [22] M. Tannenbaum and D. E. Thomas, "Diffused emitter and base silicon transistors," Bell Syst. Tech. J., vol. 35, pp. 1401–1406, Jan. 1956.
- [23] Hoerni, J. A, "Method of Manufacturing Semiconductor Devices" US Patent 3,025,589, filed May 1, 1959, issued March 20, 1962
- [24] Moore, Gordon E. "The role of Fairchild in silicon technology in the early days of "Silicon Valley"", Proceedings of the IEEE, Volume: 86, Issue: 1, Publication Year: 1998, Page(s): 53 – 62
- [25] Jack S. Kilby, "Miniature Semiconductor Integrated Circuit"

U.S. Patent 3,115,581, filed May 6, 1959, issued December 24, 1963

 [26] Robert N. Noyce, "Semiconductor Device and Lead Structure" US Patent 2,981,877, filed July 30, 1959, issued April 25, 1961

- [27] "TYPE µA702M Data Sheet", D1004, JUNE 1975, Texas Instruments Inc.
- [28] "µA709C, µA709M, µA709AM Data Sheet", SLOS096, FEBRUARY 1971, Texas Instruments Inc.
- [29] "LM101A-N, LM201A-N, LM301A-N Data Sheet", SNOSBS0D, SEPTEMBER 1999, Texas Instruments Inc.
- [30] "µA741, µA741Y Data Sheet", SLOS094B, NOVEMBER 1970, Texas Instruments Inc.
- [31] "LM118-N, LM218-N, LM318-N Data Sheet", SNOBSBS8C, MARCH 1998, Texas Instruments Inc.
- [32] "LM118 Op Amp Slews 70 V/sec", LB-17, AN006831, 2002, National Semiconductor Corporation
- [33] "National Semiconductor Develops New Complementary Bipolar Process for High Speed, High Performance Analog" LB-10, SNOA843, 2011, Texas Instruments Inc.
- [34] "Burr-Brown Update" 1997 Vol.4, Burr-Brown Japan Ltd.
- [35] "OPA640 Data Sheet", PDS-1179B, July 1993, Burr-Brown Corporation.
- [36] "OPA641 Data Sheet", PDS-1189B, July 1994, Burr-Brown Corporation.
- [37] "OPA644 Data Sheet", PDS-1187B, May 1993, Burr-Brown Corporation.
- [38] "OPA648 Data Sheet", PDS-1253A, July 1994, Burr-Brown Corporation.
- [39] "SPICE BASED MACROMODELS, REV. F", AB-020F, Burr-Brown Corporation.
- [40] Mike Koen, "HIGH SPEED DATA CONVERSION", SBAA045, June, 1991, Texas Instruments Inc.

ご注意

Texas Instruments Incorporated 及びその関連会社(以下総称してTIといいま す)は、最新のJESD46に従いその半導体製品及びサービスを修正し、改善、改 良、その他の変更をし、又は最新のJESD48に従い製品の製造中止またはサー ビスの提供を中止する権利を留保します。お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての半導体製品は、ご注文の受諾の際に提示されるTIの標準販 売契約約款に従って販売されます。

TIは、その製品が、半導体製品に関するTIの標準販売契約約款に記載された 保証条件に従い、販売時の仕様に対応した性能を有していることを保証します。 検査及びその他の品質管理技法は、TI が当該保証を支援するのに必要とみな す範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の 検査は、適用される法令によってそれ等の実行が義務づけられている場合を除 き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援又はお客様の製品の設計について責 任を負うことはありません。TI 製部品を使用しているお客様の製品及びそのアプ リケーションについての責任はお客様にあります。TI 製部品を使用したお客様の 製品及びアプリケーションに関連する危険を最小のものとするため、適切な設計上 及び操作上の安全対策は、お客様にてお取り下さい。

TIは、TIの製品又はサービスが使用されている組み合せ、機械装置、又は方法 に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財 産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも 保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を 提供することは、TIが当該製品又はサービスを使用することについてライセンスを 与えるとか、保証又は是認するということを意味しません。そのような情報を使用 するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを 得なければならない、又はTIの特許その他の知的財産権に基づきTIからライセ ンスを得て頂かなければならない場合もあります。

TIのデータ・ブック又はデータ・シートの中にある情報の重要な部分の複製は、 その情報に一切の変更を加えること無く、且つその情報と関連する全ての保証、 条件、制限及び通知と共になされる限りにおいてのみ許されるものとします。TI は、変更が加えられて文書化されたものについては一切責任を負いません。第三 者の情報については、追加的な制約に服する可能性があります。 TIの製品又はサービスについてTIが提示したパラメーターと異なる、又は、それ を超えてなされた説明で当該TI製品又はサービスを再販売することは、関連する TI製品又はサービスに対する全ての明示的保証、及び何らかの黙示的保証を無 効にし、且つ不公正で誤認を生じさせる行為です。TIは、そのような説明について は何の義務も責任も負いません。

TI からのアプリケーションに関する情報提供又は支援の一切に拘わらず、お客様 は、ご自身の製品及びご自身のアプリケーションにおける TI 製品の使用に関する法 的責任、規制、及び安全に関する要求事項の全てにつき、これをご自身で遵守する 責任があることを認め、且つそのことに同意します。お客様は、想定される不具合がも たらす危険な結果に対する安全対策を立案し実行し、不具合及びその帰結を監視 し、害を及ぼす可能性のある不具合の可能性を低減し、及び、適切な治癒措置を講 じるために必要な専門的知識の一切を自ら有することを表明し、保証します。お客様 は、TI 製品を安全でないことが致命的となるアプリケーションに使用したことから生じ る損害の一切につき、TI 及びその代表者にその全額の補償をするものとします。

TI 製品につき、安全に関連するアプリケーションを促進するために特に宣伝される 場合があります。そのような製品については、TIが目的とするところは、適用される 機能上の安全標準及び要求事項を満たしたお客様の最終製品につき、お客様が 設計及び製造ができるようお手伝いをすることにあります。それにも拘わらず、当該 TI 製品については、前のパラグラフ記載の条件の適用を受けるものとします。

FDAクラスIII(又は同様に安全でないことが致命的となるような医療機器)へのTI 製品の使用は、TIとお客様双方の権限ある役員の間で、そのような使用を行う際に ついて規定した特殊な契約書を締結した場合を除き、一切認められていません。

TIが軍需対応グレード品又は「強化プラスティック」製品として特に指定した製品 のみが軍事用又は宇宙航空用アプリケーション、若しくは、軍事的環境又は航空 宇宙環境にて使用されるように設計され、かつ使用されることを意図しています。 お客様は、TIがそのように指定していない製品を軍事用又は航空宇宙用に使う 場合は全てご自身の危険負担において行うこと、及び、そのような使用に関して必 要とされるすべての法的要求事項及び規制上の要求事項につきご自身のみの責 任により満足させることを認め、且つ同意します。

TIには、主に自動車用に使われることを目的として、ISO/TS 16949の要求事項 を満たしていると特別に指定した製品があります。当該指定を受けていない製品 については、自動車用に使われるようには設計されてもいませんし、使用されるこ とを意図しておりません。従いまして、前記指定品以外の TI 製品が当該要求事項 を満たしていなかったことについては、TI はいかなる責任も負いません。

Copyright © 2013, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- ●素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋等 をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品
 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。
- 2. 温·湿度環境
 - 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

● 直射日光があたる状態で保管・輸送しないこと。

- 3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。
- 4. 機械的衝撃
 - 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
 - はんだ付け時は、最低限 260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚 染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイプのフラックスは除く。)