

DRV8243-Q1 車載用 H ブリッジ・ドライバ、内蔵電流センスおよび診断機能付き

1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
 - 温度グレード 1: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$, T_A
- 機能安全対応
 - 機能安全システムの設計に役立つ資料を利用可能
- 動作範囲: $4.5\text{V} \sim 35\text{V}$ (絶対最大定格 40V)
- VQFN-HR パッケージ: $R_{ON_LS} + R_{ON_HS}: 84\text{m}\Omega$
- HVSSOP パッケージ: $R_{ON_LS} + R_{ON_HS}: 98\text{m}\Omega$
- $I_{OUT} = 12\text{A}$
- 最大 25KHz の PWM 周波数動作、自動デッド・タイム生成付き
- 設定可能なスルーレートと拡散スペクトラム・クロックによる低い電磁干渉 (EMI)
- 電流センス内蔵 (シャント抵抗不要)
- I_{PROPI} ピンへの比例負荷電流出力
- 設定可能な電流レギュレーション
- フォルト応答 (ラッチまたは再試行) を設定可能な保護および診断機能
 - オフ状態とオン状態の両方で負荷診断を行い、開放負荷および短絡を検出
 - 電源 (VM) の電圧監視
 - 過電流保護
 - 過熱保護
 - nFAULT ピンによるフォルト通知
- 3.3V および 5V のロジック入力電圧をサポート
- 低いスリープ電流、 25°C で $1\mu\text{A}$ (標準値)
- 3 つのバリエーション - HW (H)、SPI (S)、SPI (P)
- 設定可能な制御モード:
 - PWM または PH/EN モードを使用するシングル・フルブリッジ
 - 独立モードを使用する 2 つのハーフブリッジ
- デバイス・ファミリの比較表

2 アプリケーション

- 車載用ブラシ付き DC モーター、ソレノイド
- ドア・モジュール、ミラー・モジュール、シート・モジュール
- ボディ・コントロール・モジュール (BCM)
- e-シフター (自動変速)
- ガス・エンジン・システム
- オンボード・チャージャ

3 概要


DRV824x-Q1 デバイス・ファミリは、多様な車載用アプリケーション向けの統合型 H ブリッジ・ドライバです。このデバイスは、シングル・フルブリッジ・ドライバとして、または 2 つの独立したハーフブリッジ・ドライバとして構成可能です。パワー・パッケージに収容されたこのモノリシック・デバイス・ファミリは、BiCMOS 大電力プロセス・テクノロジー・ノードを採用した設計であり、優れた電力処理能力と放熱特性を達成すると同時に、コンパクトなパッケージ・サイズ、使いやすいレイアウト、EMI 制御能力、高精度の電流センス、信頼性、診断機能も実現しています。このファミリには、同じピン機能でスケラブルな R_{ON} (電流容量) のデバイスがあり、さまざまな負荷に対応できます。

このデバイスには、N チャネル H ブリッジ、チャージ・ポンプ・レギュレータ、ハイサイド電流検出およびレギュレーション、電流比例出力、保護回路が内蔵されています。低消費電力のスリープ・モードにより、低い静止電流を実現できます。このデバイスは、電圧監視機能、負荷診断機能、さらに過電流および過熱に対する保護機能を搭載しています。フォルト状態は、nFAULT ピンにより通知されます。このデバイスには、3 種類のバリエーションが用意されています。ハードワイヤード・インターフェイス: HW (H) および 2 つの SPI インターフェイス・バリエーション: SPI (P) と SPI (S) があり、SPI (P) はロジック電源が外部から供給され、SPI (S) はロジック電源が内部で生成されます。SPI インターフェイス・バリエーションは、デバイス構成とフォルト監視において、より高い柔軟性があります。

製品情報 (1)

部品番号	パッケージ	本体サイズ (公称)
DRV8243-Q1	VQFN-HR (14)	3mm × 4.5mm
DRV8243-Q1	HVSSOP (28)	3mm × 7.3mm

- (1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。



概略回路図



目次

1 特長.....	1	8.2 機能ブロック図.....	33
2 アプリケーション.....	1	8.3 機能説明.....	36
3 概要.....	1	8.4 デバイスの機能状態.....	49
4 改訂履歴.....	2	8.5 プログラミング - SPI バリエーションのみ.....	51
5 デバイスの比較.....	4	8.6 レジスタ・マップ - SPI バリエーションのみ.....	56
6 ピン構成および機能.....	6	9 アプリケーションと実装.....	63
6.1 HW バリエーション.....	6	9.1 アプリケーション情報.....	63
6.2 SPI バリエーション.....	8	9.2 代表的なアプリケーション.....	64
7 仕様.....	12	10 電源に関する推奨事項.....	68
7.1 絶対最大定格.....	12	10.1 バルク容量の決定.....	68
7.2 ESD 定格.....	12	11 レイアウト.....	69
7.3 推奨動作条件.....	13	11.1 レイアウトのガイドライン.....	69
7.4 熱に関する情報.....	13	11.2 レイアウト例.....	69
7.5 電気的特性.....	13	12 デバイスおよびドキュメントのサポート.....	70
7.6 SPI のタイミング要件.....	21	12.1 ドキュメントのサポート.....	70
7.7 スイッチング波形.....	23	12.2 ドキュメントの更新通知を受け取る方法.....	70
7.8 代表的特性.....	30	12.3 コミュニティ・リソース.....	70
8 詳細説明.....	32	12.4 商標.....	70
8.1 概要.....	32	13 メカニカル、パッケージ、および注文情報.....	70

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (August 2022) to Revision C (August 2022)	Page
• ISO 7637 過渡時に VM ピンの絶対最大定格違反を許容する旨の脚注を追加.....	12
• 短絡保護に関する脚注の説明を改善.....	13
• EC 表 - HVSSOP パッケージのみ - A _{IPROPI} 精度を 5% から 6% に、A _{IPROPI} マッチングを 2% から 5% に低減... ..	19
• 代表的特性 - リード付きパッケージの FET RON プロットを追加.....	30

Changes from Revision A (January 2022) to Revision B (July 2022)	Page
• デバイス比較 - DRV8245HRXZQ1 および DRV8244SRVJQ1 の量産開始前情報、スルーレート、およびオフ状態診断機能の例外を削除.....	4
• PH/IN2 のピン名の誤字を訂正.....	12
• EC 表 - MODE ピンの R _{LVL3of3} を最小 250kΩ に増加.....	15
• EC 表 - R _{ON} の代表値を更新.....	15
• 代表的特性 - FET RON プロットを訂正、A _{IPROPI} プロットを改善.....	30
• P バリエーションのブロック図 - VDD ピンの誤字を訂正.....	33
• PWM モードの機能説明 - 量産開始前の情報を削除.....	37
• レジスタ - ピン制御の機能説明 - 量産開始前の情報を削除.....	39
• SR の機能説明 - 量産開始前と SR 表の重複を削除 (代わりに EC 表を参照).....	40
• ITRIP レギュレーションの機能説明 - 量産開始前の情報を削除、外部 DAC を使用した線形 ITRIP レベルに関する注を追加.....	41
• DIAG ピンの機能説明 (HW バリエーションのみ) - LVL5 設定の動作を訂正.....	43
• OLA の機能説明の更新 - 駆動方向が反転したときのフォルト・クリアについての説明を追加.....	47
• 機能状態 - 量産開始前の情報を削除.....	49
• SDO フレーム - 量産開始前の情報を削除.....	52
• ユーザー・レジスタ - 量産開始前の情報を削除.....	57
• 代表的なアプリケーション - EMC に関する推奨事項を追加.....	64

Changes from Revision * (November 2021) to Revision A (January 2022)

Page

- デバイスのステータスを混合生産に変更..... **1**
-

5 デバイスの比較

表 5-1 に DRV824X-Q1 ファミリーに属するデバイスの R_{ON} およびパッケージの違いをまとめています。

表 5-1. デバイスの比較

部品番号 ⁽¹⁾	(LS + HS) R_{ON}	I_{OUT} 最大値	パッケージ	本体サイズ (公称)	バリエーション
DRV8243-Q1	84m Ω	12A	VQFN-HR (14)	3mm × 4.5mm	HW (H), SPI (S)
DRV8243-Q1	98m Ω	12A	HVSSOP (28)	3mm × 7.3mm	HW (H), SPI (S), SPI (P)
DRV8244-Q1	47m Ω	21A	VQFN-HR (16)	3mm × 6mm	HW (H), SPI (S)
DRV8244-Q1	60m Ω	21A	HVSSOP (28)	3mm × 7.3mm	HW (H), SPI (S), SPI (P)
DRV8245-Q1	32m Ω	32A	VQFN-HR (16)	3.5mm × 5.5mm	HW (H), SPI (S)
DRV8245-Q1	40m Ω	32A	HTSSOP (28)	4.4mm × 9.7mm	HW (H), SPI (S), SPI (P)

(1) 本書は、DRV8243-Q1 の製品データシートです。他の情報については、他のデバイス・バリエーションのデータシートを参照してください。

表 5-2 に DRV824X-Q1 ファミリーの SPI および HW インターフェイス・バリエーションの機能の違いをまとめています。一般に、SPI バリエーションでは、より多くの構成変更、ブリッジ制御オプション、診断フィードバック、冗長ドライブ・シャットオフ、ピン FMEA の改良や追加機能が提供されています。

さらに、SPI バリエーションには、SPI (P) バリエーションと SPI (S) バリエーションの 2 つのオプションがあります。SPI (P) バリエーションでは、デバイスのロジック電源は、外部の低電圧 5V 電源から VDD ピン経由で供給するようになっています。SPI (S) バリエーションでは、この電源は内部的に VM ピンから生成されます。SPI (P) バリエーションは、この外部ロジック電源によって、VM 低電圧過渡時にデバイスのブラウンアウト (デバイスのリセット) を回避します。

表 5-2. SPI バリエーションと HW バリエーションの比較

機能	HW (H) バリエーション	SPI (S) バリエーション	SPI (P) バリエーション
ブリッジ制御	ピンのみ	個別のピンと、ピンの状態を示すレジスタ・ビットの両方またはいずれか一方 (「レジスタ・ピン制御」を参照)	
スリープ機能	nSLEEP ピンを通じて利用可能		使用不可
デバイスへの外部ロジック電源	非対応	非対応	VDD ピンにより対応
フォルト・コマンドのクリア	nSLEEP ピンでのリセット・パルス	SPI の CLR_FAULT コマンド	
スルーレート	6 レベル	8 レベル	
過電流保護 (OCP)	最大の設定に固定	スレッショルドには 3 つの選択肢、フィルタ時間には 4 つの選択肢	
ITRIP レギュレーション	5 レベルとディセーブル、固定 TOFF 時間	7 レベルとディセーブル、表示あり、TOFF 時間をプログラム可能	
各フォルト応答を再試行またはラッチのいずれかに設定	非対応、すべてラッチまたはすべて再試行	対応	
詳細なフォルト・ログとデバイス・ステータス・フィードバック	非対応、nFAULT ピンの監視が必要	対応、nFAULT ピン監視も可能	
VM 過電圧	固定	スレッショルドに 4 つの選択肢	
オン状態 (アクティブ) 診断	非対応	ハイサイド負荷について対応	
スペクトラム拡散クロック (SSC)	非対応	対応	
PWM モードでのドライブ状態の追加	非対応	対応	
独立モードでハーフ・ブリッジを個別にハイ・インピーダンス化	非対応	対応 (SPI レジスタのみ)	

表 5-3. ファミリー内のデバイス間の区別

デバイス	パッケージの記号表記	DEVICE_ID レジスタ
DRV8243H-Q1	8243H	該当なし
DRV8244H-Q1	8244H	該当なし
DRV8245H-Q1	8245H	該当なし

表 5-3. ファミリ内のデバイス間の区別 (continued)

デバイス	パッケージの記号表記	DEVICE_ID レジスタ
DRV8243S-Q1	8243S	0 x 32
DRV8244S-Q1	8244S	0 x 42
DRV8245S-Q1	8245S	0 x 52
DRV8243P-Q1	8243P	0 x 36
DRV8244P-Q1	8244P	0 x 46
DRV8245P-Q1	8245P	0 x 56

6 ピン構成および機能

6.1 HW バリエーション

6.1.1 HVSSOP (28) パッケージ




Figure not drawn to scale

図 6-1. DRV8243H-Q1 HW バリエーション、HVSSOP (28) パッケージ

表 6-1. 端子機能

ピン		タイプ ⁽¹⁾	説明
番号	名称		
1	SR	I	スルーレート制御用のデバイス構成ピン。詳細については、「 デバイス構成 」セクションのスルーレートを参照してください。
2	DIAG	I	負荷タイプ通知およびフォルト応答構成用のデバイス構成ピン。詳細については、「 デバイス構成 」セクションの DIAG を参照してください。
3	PH/IN2	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
4	EN/IN1	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
5	DRVOFF	I	ブリッジを Hi-Z にするためのコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
6, 7, 8, 21, 22, 23	VM	P	電源。このピンはモーターの電源です。デバイスの電流能力に対応するため、他の VM ピン (合計 6 本) と組み合わせる必要があります。このピンは、 0.1µF のセラミック・コンデンサとバルク・コンデンサを使用して GND にバイパスします。
9, 10, 11	OUT1	P	ハーフブリッジ出力 1。このピンは、モーターまたは負荷に接続します。デバイスの電流能力に対応するため、他の OUT1 ピン (合計 3 本) と組み合わせる必要があります。
12, 13, 14, 15, 16, 17	GND	G	グラウンド・ピン。デバイスの電流能力に対応するため、他の GND ピン (合計 6 本) と組み合わせる必要があります。
18, 19, 20	OUT2	P	ハーフブリッジ出力 2。このピンは、モーターまたは負荷に接続します。デバイスの電流能力に対応するため、他の OUT2 ピン (合計 3 本) と組み合わせる必要があります。
24	nSLEEP	I	スリープ用コントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。

表 6-1. 端子機能 (continued)

ピン		タイプ ⁽¹⁾	説明
番号	名称		
25	IPROPI	I/O	ドライバ負荷電流アナログ・フィードバック。詳細については、「デバイス構成」セクションの IPROPI を参照してください。
26	nFAULT	OD	コントローラへのフォルト通知。詳細については、「デバイス構成」セクションの nFAULT を参照してください。
27	MODE	I	MODE のデバイス構成ピン。詳細については、「デバイス構成」セクションを参照してください。
28	ITRIP	I	ハイサイド電流制限の ITRIP レベル用のデバイス構成ピン。詳細については、「デバイス構成」セクションの ITRIP を参照してください。

(1) I = 入力、O = 出力、I/O = 入力 / 出力、G = グランド、P = 電源、OD = オープン・ドレイン出力、PP = プッシュプル出力

6.1.2 VQFN-HR (14) パッケージ




Figure not drawn to scale

図 6-2. DRV8243H-Q1 HW バリエント、VQFN-HR (14) パッケージ

表 6-2. 端子機能

ピン		タイプ ⁽¹⁾	説明
番号	名称		
1	nFAULT	OD	コントローラへのフォルト通知。詳細については、「デバイス構成」セクションの nFAULT を参照してください。
2	IPROPI	I/O	ドライバ負荷電流アナログ・フィードバック。詳細については、「デバイス構成」セクションの IPROPI を参照してください。
3	nSLEEP	I	スリープ用コントローラ入力ピン。詳細については、「ブリッジ制御」セクションを参照してください。
4	VM	P	電源。このピンはモーターの電源です。このピンは、0.1μF のセラミック・コンデンサとバルク・コンデンサを使用して GND にバイパスします。
5	OUT2	P	ハーフブリッジ出力 2。このピンは、モーターまたは負荷に接続します。
6	GND	G	グラウンド・ピン
7	OUT1	P	ハーフブリッジ出力 1。このピンは、モーターまたは負荷に接続します。

表 6-2. 端子機能 (continued)

ピン		タイプ (1)	説明
番号	名称		
8	DRVOFF	I	ブリッジを Hi-Z にするためのコントローラ入力ピン。詳細については、「ブリッジ制御」セクションを参照してください。
9	EN/IN1	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「ブリッジ制御」セクションを参照してください。
10	PH/IN2	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「ブリッジ制御」セクションを参照してください。
11	DIAG	I	負荷タイプ通知およびフォルト応答構成用のデバイス構成ピン。詳細については、「デバイス構成」セクションで DIAG を参照してください。
12	SR	I	スルーレート制御用のデバイス構成ピン。詳細については、「デバイス構成」セクションの スルーレート を参照してください。
13	ITRIP	I	ハイサイド電流制限の ITRIP レベル用のデバイス構成ピン。詳細については、「デバイス構成」セクションで ITRIP を参照してください。
14	MODE	I	MODE のデバイス構成ピン。詳細については、「デバイス構成」セクションを参照してください。

(1) I = 入力, O = 出力, I/O = 入力 / 出力, G = グランド, P = 電源, OD = オープン・ドレイン出力, PP = プッシュプル出力

6.2 SPI バリエーション

6.2.1 HVSSOP (28) パッケージ




図 6-3. DRV8243S-Q1 SPI バリエーション、HVSSOP (28) パッケージ

表 6-3. 端子機能

ピン		タイプ (1)	説明
番号	名称		
1	SCLK	I	SPI - シリアル・クロック入力。

表 6-3. 端子機能 (continued)

ピン		タイプ ⁽¹⁾	説明
番号	名称		
2	nSCS	I	SPI - チップ・セレクト。このピンはアクティブ LOW で、シリアル・インターフェイス通信を有効にします。
3	PH/IN2	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
4	EN/IN1	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
5	DRVOFF	I	ブリッジを Hi-Z にするためのコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
6, 7, 8, 21, 22, 23	VM	P	電源。このピンはモーターの電源です。デバイスの電流能力に対応するため、他の VM ピン (合計 6 本) と組み合わせる必要があります。このピンは、0.1µF のセラミック・コンデンサとバルク・コンデンサを使用して GND にバイパスします。
9, 10, 11	OUT1	P	ハーフブリッジ出力 1。このピンは、モーターまたは負荷に接続します。デバイスの電流能力に対応するため、他の OUT1 ピン (合計 3 本) と組み合わせる必要があります。
12, 13, 14, 15, 16, 17	GND	G	グラウンド・ピン。デバイスの電流能力に対応するため、他の GND ピン (合計 6 本) と組み合わせる必要があります。
18, 19, 20	OUT2	P	ハーフブリッジ出力 2。このピンは、モーターまたは負荷に接続します。デバイスの電流能力に対応するため、他の OUT2 ピン (合計 3 本) と組み合わせる必要があります。
24	nSLEEP	I	SPI (S) バリエーション: スリープ用コントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。このピンの電圧が SDO の VIO ロジック・レベルにもなります。
	VDD	P	SPI (P) バリエーション: デバイスのロジック電源。
25	IPROPI	I/O	ドライバ負荷電流アナログ・フィードバック。詳細については、「 デバイス構成 」セクションの IPROPI を参照してください。
26	nFAULT	OD	コントローラへのフォルト通知。詳細については、「 デバイス構成 」セクションの nFAULT を参照してください。
27	SDO	PP	SPI - シリアル・データ出力。データは、SCLK の立ち上がりエッジで更新されます。
28	SDI	I	SPI - シリアル・データ入力。データは、SCLK の立ち下がりエッジでキャプチャされます。

(1) I = 入力、O = 出力、I/O = 入力 / 出力、G = グラウンド、P = 電源、OD = オープン・ドレイン出力、PP = プッシュプル出力

6.2.2 VQFN-HR (14) パッケージ




図 6-4. DRV8243S-Q1 SPI バリエント、VQFN-HR (14) パッケージ

表 6-4. 端子機能

ピン		タイプ ⁽¹⁾	説明
番号	名称		
1	nFAULT	OD	コントローラへのフォルト通知。詳細については、「 デバイス構成 」セクションの nFAULT を参照してください。
2	IPROPI	O	ドライバ負荷電流アナログ・フィードバック。詳細については、「 デバイス構成 」セクションの IPROPI を参照してください。
3	nSLEEP	I	スリープ用コントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。このピンの電圧が SDO の VIO ロジック・レベルにもなります。
4	VM	P	電源。このピンはモーターの電源です。このピンは、0.1µF のセラミック・コンデンサとバルク・コンデンサを使用して GND にバイパスします。
5	OUT2	P	ハーフブリッジ出力 2。このピンは、モーターまたは負荷に接続します。
6	GND	G	グラウンド・ピン
7	OUT1	P	ハーフブリッジ出力 1。このピンは、モーターまたは負荷に接続します。
8	DRVOFF	I	ブリッジを Hi-Z にするためのコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
9	EN/IN1	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
10	PH/IN2	I	ブリッジ動作用のコントローラ入力ピン。詳細については、「 ブリッジ制御 」セクションを参照してください。
11	nSCS	I	SPI - チップ・セレクト。このピンはアクティブ LOW で、シリアル・インターフェイス通信を有効にします。
12	SCLK	I	SPI - シリアル・クロック入力。
13	SDI	I	SPI - シリアル・データ入力。データは、SCLK の立ち下がりエッジでキャプチャされます。

表 6-4. 端子機能 (continued)

ピン		タイプ ⁽¹⁾	説明
番号	名称		
14	SDO	PP	SPI - シリアル・データ出力。データは、SCLK の立ち上がりエッジで更新されます。

(1) I = 入力、O = 出力、I/O = 入力 / 出力、G = グランド、P = 電源、OD = オープン・ドレイン出力、PP = プッシュプル出力

7 仕様

7.1 絶対最大定格

動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電源ピン電圧	VM	-0.3 ⁽³⁾	40	V
電源過渡電圧ランプ	VM		2	V/μs
出力ピン電圧	OUT1, OUT2	-0.9	V _{VM} + 0.9	V
出力ピン電流	OUT1, OUT2	内部で制限 ⁽²⁾		A
ドライバ・ディセーブル・ピン電圧	DRVOFF	-0.3	40	V
ロジック I/O 電圧	EN/IN1, PH/IN2, nFAULT	-0.3	5.75	V
HW バリエーション - 構成ピン電圧	MODE, ITRIP, SR, DIAG	-0.3	5.75	V
アナログ・フィードバック・ピン電圧	IPROPI	-0.3	5.75	V
スリープ・ピン電圧 (SPI (P) バリエーションは該当なし)	nSLEEP	-0.3	40	V
SPI I/O 電圧 - SPI バリエーション	SDI, SDO, nSCS, SCLK	-0.3	5.75	V
SPI (P) バリエーション - ロジック電源	VDD	-0.3	5.75	V
SPI (P) バリエーション - ロジック電源過渡電圧ランプ	VDD		5	V/μs
周囲温度、T _A		-40	125	°C
接合部温度、T _J		-40	150	°C
保存温度、T _{stg}		-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
- (2) デバイスの過電流および過熱保護機能により制限されます
- (3) 外部コンポーネントのサポートにより、ISO 7637 過渡パルスのテスト中に、この制限に対する短時間の違反を許容できます

7.2 ESD 定格

			値	単位	
V _(ESD)	静電気放電	人体モデル (HBM)、AEC Q100-002 ⁽¹⁾	VM, OUT1, OUT2, GND	±4000	V
		HBM ESD 分類レベル 2 準拠	その他のすべてのピン	±2000	
		デバイス帯電モデル (CDM)、AEC Q100-011CDM	角のピン	±750	
		ESD 分類レベル C4B 準拠	その他のピン	±500	

- (1) AEC Q100-002 では、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施することを示しています。

7.3 推奨動作条件

動作温度範囲内 (特に記述のない限り)

			最小値	最大値	単位
V _{VM}	電源電圧	VM	4.5	35 ⁽¹⁾	V
V _{VDD}	SPI (P) バリエーション - ロジック電源電圧	VDD	4.5	5.5	V
V _{LOGIC}	ロジック・ピン電圧	EN/IN1、PH/IN2、nSLEEP、DRVOFF、nFAULT	0	5.5	V
f _{PWM}	PWM 周波数	EN/IN1、PH/IN2	0	25	kHz
V _{CONFIG}	HW バリエーション - 構成ピン電圧	MODE、ITRIP、SR、DIAG	0	5.5	V
V _{IPROPI}	アナログ・フィードバック電圧	IPROPI	0	5.5	V
V _{SPI_IOS}	SPI (S) バリエーション - SPI ピン電圧	SDI、SDO、nSCS、SCLK	0	V _{nSLEEP} + 0.5	V
	SPI (P) バリエーション - SPI ピン電圧	SDI、SDO、nSCS、SCLK	0	V _{VDD} + 0.5	V
T _A	動作時周囲温度		-40	125	°C
T _J	動作時接合部温度		-40	150	°C

(1) 過電流保護機能は、28V を超える電圧で、短絡インダクタンスが 1μH 未満の場合、OUTx から VM または GND への短絡をサポートしていません。

7.4 熱に関する情報

アプリケーションに関する使用例については、「[過渡熱インピーダンス](#)」表を参照してください。

熱評価基準 ⁽¹⁾		HVSSOP パッケージ	VQFN-HR パッケージ	単位
R _{θJA}	接合部から周囲への熱抵抗	31.0	48.4	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	29.1	22.3	°C/W
R _{θJB}	接合部から基板への熱抵抗	9.3	8.1	°C/W
Ψ _{JT}	接合部から上面への熱特性パラメータ	1.4	0.5	°C/W
Ψ _{JB}	接合部から基板への熱特性パラメータ	9.3	7.9	°C/W
R _{θJC(bot)}	接合部からケース (下面) への熱抵抗	1.3	N/A	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

7.5 電気的特性

4.5 V (立ち下がり) ≤ V_{VM} ≤ 35 V、-40°C ≤ T_J ≤ 150°C (特に記述のない限り)

SPI (P) バリエーションのみ: 4.5V ≤ V_{VDD} ≤ 5.5V (特に記述のない限り)

7.5.1 電源および初期化

[ウェークアップ遷移波形](#)を参照してください

パラメータ	テスト条件	最小値	代表値	最大値	単位
V _{VM_REV}	逆電流時の電源ピン電圧	I _{VM} = -5A、電源が供給されていない状態のデバイス	1.4		V
I _{VMQ}	スリープ状態の VM 電流	V _{VM} = 13.5V、V _{nSLEEP} = 0V または V _{VDD} < POR _{VDD_FALL} 、T _A = 25°C	1		μA
		V _{VM} = 13.5V、V _{nSLEEP} = 0V または V _{VDD} < POR _{VDD_FALL} 、T _A = 125°C		5.8	μA
I _{VMS}	スタンバイ状態の VM 電流	V _{VM} = 13.5V	3	5	mA
I _{VDD}	アクティブ状態の VDD 電流	SPI (P) バリエーション		10	mA
t _{RESET}	リセットパルスのフィルタ時間	nSLEEP ピンでのリセット信号、HW (H) バリエーション	5	20	μs

パラメータ		テスト条件	最小値	代表値	最大値	単位
t_{SLEEP}	スリープ・コマンドのフィルタ時間	nSLEEP ピンでのスリープ信号、HW (H) バリエント	40		120	μs
t_{SLEEP_SPI}	スリープ・コマンドのフィルタ時間	nSLEEP ピンでのスリープ信号、SPI (S) バリエント	5		20	μs
t_{WAKEUP}	ウェークアップ・コマンドのフィルタ時間	nSLEEP ピンでのウェークアップ信号、HW および SPI (S) バリエント		10		μs
t_{COM}	VM または VDD 電源ピンによるウェークアップまたはパワーアップ後、通信が利用可能になるまでの時間	nSLEEP ピンでのウェークアップ信号または電源サイクル - $V_{VM} > V_{MPOR_RISE}$ または $V_{VDD} > V_{DDPOR_RISE}$			400	μs
t_{READY}	nSLEEP ピンによるウェークアップ後、または、VM もしくは VDD 電源ピンによるパワーアップ後、ドライバが動作可能になるまでの時間	nSLEEP ピンでのウェークアップ信号または電源サイクル - $V_{VM} > V_{MPOR_RISE}$ または $V_{VDD} > V_{DDPOR_RISE}$			1	ms

7.5.2 ロジック I/O

パラメータ		測定条件	最小	標準	最大	単位
V_{IL_nSLEEP}	ロジック LOW 入力電圧	nSLEEP ピン			0.65	V
V_{IH_nSLEEP}	ロジック HIGH 入力電圧	nSLEEP ピン	1.55			V
V_{IHYS_nSLEEP}	入力ヒステリシス	nSLEEP ピン		200		mV
V_{IL}	ロジック LOW 入力電圧	DRVOFF、EN/IN1、PH/IN2 の各ピン			0.7	V
V_{IH}	ロジック HIGH 入力電圧	DRVOFF、EN/IN1、PH/IN2 の各ピン	1.5			V
V_{IHYS}	入力ヒステリシス	DRVOFF、EN/IN1、PH/IN2 の各ピン		100		mV
R_{PD_nSLEEP}	内部で nSLEEP を GND へプルダウンする抵抗	最小 V_{IL} レベルで測定	100		400	k Ω
R_{PU}	内部で DRVOFF を VDD へプルアップする抵抗 (逆電流はブロック)	最小 V_{IH} レベルで測定	200		550	k Ω
R_{PD}	内部で EN/IN1 および PH/IN2 を GND へプルダウンする抵抗	最大 V_{IL} レベルで測定	200		500	k Ω
I_{nFAULT_PD}	nFAULT ピンが LOW にアサートされたとき GND へ流れ込むシンク電流	$V_{OUT} = 0.3 V$	5			mA

7.5.3 SPI I/O

パラメータ		測定条件	最小	標準	最大	単位
R_{PU_nSCS}	内部で nSCS を VDD へプルアップする抵抗 (逆電流はブロック)	最小 V_{IH} レベルで測定	200		500	k Ω
R_{PD_SPI}	内部で SDI、SCLK を GND へプルダウンする抵抗	最大 V_{IL} レベルで測定	150		500	k Ω
V_{IL}	ロジック LOW 入力電圧	SDI、SCLK、nSCS の各ピン			0.7	V
V_{IH}	ロジック HIGH 入力電圧	SDI、SCLK、nSCS の各ピン	1.5			V
V_{IHYS}	入力ヒステリシス	SDI、SCLK、nSCS の各ピン		100		mV
V_{OL_SDO}	ロジック LOW 出力電圧	SDO $\sim 0.5mA$ シンク			0.4	V
V_{OH_SDO}	SPI (S) バリエントのロジック HIGH 出力電圧	SDO から 0.5mA ソース、 $V_{nSLEEP} = 5V$ 、 $V_{VM} > 7V$	4.1			V
		SDO から 0.5mA ソース、 $V_{nSLEEP} = 3.3V$ 、 $V_{VM} > 5V$	2.7			V
	SPI (P) バリエントのロジック HIGH 出力電圧	SDO から 0.5 mA ソース、 $V_{VDD} = 5V$	4.5			V

パラメータ		測定条件	最小	標準	最大	単位
V _{OH} _ SDO_NL	無負荷時の SDO のロジック HIGH 出力電圧、SPI (S) バリエーションでのみ有効	SDO からの電流なし、V _{nsleep} = 5V、V _{VM} > 7V			5.5	V
		SDO からの電流なし、V _{nsleep} = 3.3V、V _{VM} > 5V			3.8	V

7.5.4 構成ピン - HW バリエーションのみ

パラメータ		テスト条件	最小値	代表値	最大値	単位
<i>ITRIP、SR、およびDIAG の 6 レベル設定</i>						
R _{LVL10F6}	6 段階のレベル 1	GND に接続			10	Ω
R _{LVL20F6}	6 段階のレベル 2	GND との間に ±10% の抵抗	7.4	8.2	9	kΩ
R _{LVL30F6}	6 段階のレベル 3	GND との間に ±10% の抵抗	19.8	22	24.2	kΩ
R _{LVL40F6}	6 段階のレベル 4	GND との間に ±10% の抵抗	42.3	47	51.7	kΩ
R _{LVL50F6}	6 段階のレベル 5	GND との間に ±10% の抵抗	90	100	110	kΩ
R _{LVL60F6}	6 段階のレベル 6	Hi-Z (接続なし)	250			kΩ
<i>MODE の 3 レベル設定</i>						
R _{LVL10F3}	3 段階のレベル 1	GND に接続			10	Ω
R _{LVL20F3}	3 段階のレベル 2	GND との間に ±10% の抵抗	7.4	8.2	9	kΩ
R _{LVL30F3}	3 段階のレベル 3	Hi-Z (接続なし)	250			kΩ

7.5.5 パワー FET パラメータ

V_{VM} = 13.5V で測定

パラメータ		テスト条件	最小値	代表値	最大値	単位
R _{HS_ON}	ハイサイド FET オン抵抗、HVSSOP パッケージ	I _{OUT} = 3A、T _J = 25°C		49		mΩ
		I _{OUT} = 3A、T _J = 150°C			93.1	mΩ
	ハイサイド FET オン抵抗、VQFN-HR パッケージ	I _{OUT} = 3A、T _J = 25°C		41.7		mΩ
		I _{OUT} = 3A、T _J = 150°C			79.8	mΩ
R _{LS_ON}	ローサイド FET オン抵抗、HVSSOP パッケージ	I _{OUT} = 3A、T _J = 25°C		49		mΩ
		I _{OUT} = 3A、T _J = 150°C			93.1	mΩ
	ローサイド FET オン抵抗、VQFN-HR パッケージ	I _{OUT} = 3A、T _J = 25°C		42		mΩ
		I _{OUT} = 3A、T _J = 150°C			79.8	mΩ
V _{SD}	ボディ・ダイオードが順バイアスされたときのローサイドおよびハイサイド FET ソース・ドレイン電圧	I _{OUT} = ±3A (両方向)	0.4	0.9	1.5	V
R _{Hi-Z}	スリープまたはスタンバイ状態での GND に対する OUT 抵抗、V _{OUTx} = V _{VM} = 13.5V	SR = 3'b000 または 3'b001 または 3'b010 または 3'b111 または LVL2 または LVL5	2		5	kΩ
		SR = 3'b011 または LVL3	7		14	kΩ
		SR = 3'b100 または LVL4	5		10.5	kΩ
		SR = 3'b101 または LVL1	4		8.5	kΩ
		SR = 3'b110 または LVL6	2.5		6	kΩ

7.5.6 ハイサイド還流のスイッチング・パラメータ

負荷 = 1.5mH / 4.7Ω、V_{VM} = 13.5V、[ハイサイド還流波形を参照](#)

パラメータ		テスト条件	最小値	代表値	最大値	単位
SR _{LSOFF}	出力電圧立ち上がり時間、10%~90%	SR = 3'b000 または LVL2		1.6		V/μs
		SR = 3'b001 (SPI のみ)		5		V/μs
		SR = 3'b010 (SPI のみ)		8		V/μs
		SR = 3'b011 または LVL3		13.3		V/μs
		SR = 3'b100 または LVL4		19		V/μs
		SR = 3'b101 または LVL1		24.5		V/μs
		SR = 3'b110 または LVL6		36		V/μs
		SR = 3'b111 または LVL5		47		V/μs
t _{PD_LSOFF}	出力電圧上昇時の伝搬時間	SR = 3'b000 または LVL2		1		μs
		SR = 3'b001 (SPI のみ)		0.9		μs
		SR = 3'b010 (SPI のみ)		0.8		μs
		SR = 3'b011 または LVL3		0.7		μs
		SR = 3'b100 および 3'b101 または LVL4 および LVL1		0.6		μs
		SR = 3'b110 および 3'b111 または LVL6 および LVL5		0.5		μs
t _{DEAD_LSOFF}	出力電圧上昇時のデッドタイム	すべての SR		0.9		μs
SR _{LSON}	出力電圧立ち下がり時間、90%~10%	SR = 3'b000 または LVL2		1.6		V/μs
		SR = 3'b001 (SPI のみ)		5		V/μs
		SR = 3'b010 (SPI のみ)		8		V/μs
		SR = 3'b011 または LVL3		13.3		V/μs
		SR = 3'b100 または LVL4		19		V/μs
		SR = 3'b101 または LVL1		24.5		V/μs
		SR = 3'b110 または LVL6		36		V/μs
		SR = 3'b111 または LVL5		47		V/μs
t _{PD_LSON}	出力電圧下降時の伝搬時間	SR = 3'b000 または LVL2		0.2		μs
		SR = 3'b001 (SPI のみ)		0.2		μs
		SR = 3'b010 (SPI のみ)		0.2		μs
		SR = 3'b011 または LVL3		0.4		μs
		SR = 3'b100 または 3'b101 または LVL4 または LVL1		0.3		μs
		SR = 3'b110 および 3'b111 または LVL6 および LVL5		0.2		μs
t _{DEAD_LSON}	出力電圧下降時のデッドタイム	SR = 3'b000 または LVL2		1.5		μs
		SR = 3'b001 または 3'b010 (SPI のみ)		0.6		μs
		SR = 3'b011 または LVL3		0.7		μs
		その他すべての SR		0.6		μs

パラメータ		テスト条件	最小値	代表値	最大値	単位
MatchSRLS	出力電圧の立ち上がりと立ち下りのスループールのマッチング	すべての SR	-20		+20	%

7.5.7 ローサイド選流のスイッチング・パラメータ

負荷 = 1.5mH / 4.7Ω、 $V_{VM} = 13.5V$ 、ローサイド選流波形を参照

パラメータ		テスト条件	最小値	代表値	最大値	単位
SR _{HSON}	出力電圧立ち上がり時間、10%~90%	すべての SR		8		V/μs
t _{PD_HSON}	出力電圧上昇時の伝搬時間	SR = 3'b000 または LVL2		3.1		μs
		SR = 3'b001 (SPI のみ)		2		μs
		SR = 3'b010 (SPI のみ)		1.7		μs
		SR = 3'b011 または LVL3		1.2		μs
		その他すべての SR		0.9		μs
t _{DEAD_HSON}	出力電圧上昇時のデッドタイム	SR = 3'b000 または LVL2		1.5		μs
		SR = 3'b001 (SPI のみ)		1		μs
		SR = 3'b010 (SPI のみ)		0.8		μs
		その他すべての SR		0.45		μs
SR _{HSONOFF}	出力電圧立ち下がり時間、90%~10%	SR = 3'b000 または 3'b001 または 3'b010 または LVL2		43		V/μs
		SR = 3'b011 または LVL3		14		V/μs
		SR = 3'b100 または LVL4		19		V/μs
		SR = 3'b101 または LVL1		24		V/μs
		SR = 3'b110 または LVL6		34		V/μs
SR = 3'b111 または LVL5		43		V/μs		
t _{PD_HSOFF}	出力電圧下降時の伝搬時間	すべての SR		0.25		μs
t _{DEAD_HSOFF}	出力電圧下降時のデッドタイム	すべての SR		0.2		μs
t _{BLANK}	電流センス出力が安定するまでの、出力スルーイング後の電流レギュレーション・ブランキング時間 (LS 選流についてのみ有効)	すべての SR		3.4		μs

7.5.8 IPROPI および ITRIP レギュレーション

パラメータ		テスト条件	最小値	代表値	最大値	単位
A _I PROPI	電流スケーリング係数、HVSSOP パッケージ			3075		A/A
	電流スケーリング係数、VQFN-HR パッケージ			3070		A/A
A _I ERR	電流スケーリング係数誤差、VQFN-HR パッケージ	0.8A ≤ I _{OUT} < 4.3A	-5		+5	%
		0.2A ≤ I _{OUT} ≤ 0.8A	-20		+20	%
		0.1A ≤ I _{OUT} ≤ 0.2A	-50		+50	%
A _I ERR	電流スケーリング係数誤差、HVSSOP パッケージ	0.8A ≤ I _{OUT} < 4.3A	-6		+6	%
		0.2A ≤ I _{OUT} ≤ 0.8A	-20		+20	%
		0.1A ≤ I _{OUT} ≤ 0.2A	-50		+50	%
A _I ERR_M	2つのハーフブリッジ間での電流マッチング、VQFN-HR パッケージ	I _{OUT} > 0.8A	-2		+2	%
A _I ERR_M	2つのハーフブリッジ間での電流マッチング、HVSSOP パッケージ	I _{OUT} > 0.8A	-5		+5	%
Offset _I PROPI	無負荷電流時の IPROPI のオフセット電流	I _{OUT} = 0A			15	μA
BW _I PROPI	IPROPI 内部センス回路の帯域幅	IPROPI に外付けコンデンサなし	400			kHz
V _I PROPI_LIM	IPROPI の内部クランプ電圧		4.5		5.5	V
V _I TRIP_LVL	ITRIP レギュレーションで TOFF サイクルをトリガするための V _I PROPI の電圧制限	ITRIP = 3'b001 または LVL2	1.06	1.18	1.3	V
		ITRIP = 3'b010 (SPI のみ)	1.27	1.41	1.55	V
		ITRIP = 3'b011 (SPI のみ)	1.49	1.65	1.82	V
		ITRIP = 3'b100 または LVL3	1.78	1.98	2.18	V
		ITRIP = 3'b101 または LVL4	2.08	2.31	2.54	V
		ITRIP = 3'b110 または LVL5	2.38	2.64	2.9	V
		ITRIP = 3'b111 または LVL6	2.67	2.97	3.27	V
t _{OFF}	ITRIP レギュレーション - オフ時間	TOFF = 2'b00 (SPI のみ)	16	20	25	μs
		TOFF = 2'b01 (SPI)。HW についてはこの選択肢のみ	24	30	36	μs
		TOFF = 2'b10 (SPI のみ)	33	40	48	μs
		TOFF = 2'b11 (SPI のみ)	41	50	61	μs

7.5.9 過電流保護 (OCP)

パラメータ		測定条件	最小	標準	最大	単位
I _{OCP_HS}	ハイサイドの過電流保護スレッショルド	OCP_SEL = 2'b00 (SPI)、HW についてはこの選択肢のみ	12		24	A
		OCP_SEL = 2'b10 (SPI のみ)	9		18	A
		OCP_SEL = 2'b01 (SPI のみ)	6		14	A
I _{OCP_LS}	ローサイドの過電流保護スレッショルド	OCP_SEL = 2'b00 (SPI)、HW についてはこの選択肢のみ	12		24	A
		OCP_SEL = 2'b10 (SPI のみ)	9		18	A
		OCP_SEL = 2'b01 (SPI のみ)	6		14	A
t _{OCP}	過電流保護グリッチ除去時間	TOCP_SEL = 2'b00 (SPI)、HW についてはこの選択肢のみ	4.5	6	7.3	μs
	過電流保護グリッチ除去時間	TOCP_SEL = 2'b01 (SPI のみ)	2.2	3	4.1	μs
	過電流保護グリッチ除去時間	TOCP_SEL = 2'b10 (SPI のみ)	1.1	1.5	2.3	μs
	過電流保護グリッチ除去時間	TOCP_SEL = 2'b11 (SPI のみ)	0.15	0.2	0.4	μs

7.5.10 過熱保護 (TSD)

パラメータ		測定条件	最小	標準	最大	単位
T _{TSD}	サーマル・シャットダウン温度		155	170	185	°C
T _{HYS}	サーマル・シャットダウン・ヒステリシス			30		°C
t _{TSD}	サーマル・シャットダウン・グリッチ除去時間		10	12	19	µs

7.5.11 電圧監視

パラメータ		テスト条件	最小値	代表値	最大値	単位
V _{VMOV}	立ち上がり時の VM 過電圧スレッショルド	VMOV_SEL = 2'b00 (SPI)、HW バリエーションについてはこの選択肢のみ	33.6		37	V
		VMOV_SEL = 2'b01 (SPI のみ)	28		31	V
		VMOV_SEL = 2'b10 (SPI のみ)	18		21	V
V _{VMOV_HYS}	VM 過電圧ヒステリシス		0.6		V	
t _{VMOV}	VM 過電圧グリッチ除去時間		10	12	19	µs
V _{VMUV}	立ち下がり時の VM 低電圧スレッショルド		4.2		4.5	V
V _{VMUV_HYS}	VM 低電圧ヒステリシス			200		mV
t _{VMUV}	VM 低電圧グリッチ除去時間		8	12	19	µs
VM _{POR_FALL}	デバイスが POR に入る VM 電圧	HW および SPI (S) バリエーションに適用			3.6	V
VM _{POR_RISE}	デバイスが POR から出る VM 電圧	HW および SPI (S) バリエーションに適用			3.9	V
V _{DDPOR_FALL}	デバイスが POR に入る VDD 電圧	SPI (P) バリエーションに適用			3.5	V
V _{DDPOR_RISE}	デバイスが POR から出る VDD 電圧	SPI (P) バリエーションに適用			3.8	V

7.5.12 負荷監視

パラメータ		テスト条件	最小値	代表値	最大値	単位
オフ状態診断 (OLP)						
R _{S_GND}	短絡として検出される OUT と GND の間の抵抗、すべてのモード				1	kΩ
R _{S_VM}	短絡として検出される OUT と VM の間の抵抗、すべてのモード				1	kΩ
R _{OPEN_FB}	開放として検出される OUTx 間の抵抗、PH/EN または PWM モード		1.5			kΩ
R _{OPEN_LS}	開放として検出される OUT と GND の間の抵抗、独立モード	ローサイド負荷に有効	2			kΩ
R _{OPEN_HS}	開放として検出される OUT と VM の間の抵抗、独立モード	ハイサイド負荷に有効、V _{VM} = 13.5V	10			kΩ
V _{OLP_REFH}	OLP コンパレータ基準電圧 HIGH			2.65		V
V _{OLP_REFL}	OLP コンパレータ基準電圧 LOW			2		V
R _{OLP_PU}	OLP 時に内部で OUT を VDD へプルアップする抵抗	V _{OUTx} = V _{OLP_REFH} + 0.1V		1		kΩ
R _{OLP_PD}	OLP 時に内部で OUT を GND へプルダウンする抵抗	V _{OUTx} = V _{OLP_REFL} - 0.1V		1		kΩ
SPI バリエーションのみ - オン状態診断 (OLA)						

パラメータ		テスト条件	最小値	代表値	最大値	単位
I _{PD_OLA}	ハイサイド還流のデッドタイム中に OUTx から GND へ流れ込む内部シンク電流	SR = 3'b000 または 3'b001 または 3'b010 または 3'b111 または LVL2 または LVL5	2.5		5	mA
		SR = 3'b011 または LVL3	0.8		2	mA
		SR = 3'b100 または LVL4	1.2		2.5	mA
		SR = 3'b101 または LVL1	1.5		3	mA
		SR = 3'b110 または LVL6	2.2		4	mA
V _{OLA_REF}	OLA で使用される VM に対するコンパレータ基準電圧			0.25		V

7.5.13 フォルトの再試行設定

再試行設定の波形を参照してください

パラメータ		測定条件	最小	標準	最大	単位
t _{RETRY}	自動ドライバ再試行時間	フォルト応答を再試行に設定	4.1	5	6.1	ms
t _{CLEAR}	過電流イベントからの自動クリアに必要なフォルトのない動作時間	フォルト応答を再試行に設定	85		200	μs
t _{CLEAR_TSD}	過熱イベントからの自動クリアに必要なフォルトのない動作時間	フォルト応答を再試行に設定	4.2		6.7	ms

7.5.14 過渡熱インピーダンスと電流能力

熱シミュレーションに基づく情報

表 7-1. 過渡熱インピーダンス (R_{θJA}) および電流能力 - フル・ブリッジ

部品番号	パッケージ	R _{θJA} [°C/W] ⁽¹⁾				電流 [A] ⁽²⁾					
						PWM なし ⁽³⁾				PWM あり ⁽⁴⁾	
		0.1 秒	1 秒	10 秒	DC	0.1 秒	1 秒	10 秒	DC	10 秒	DC
DRV8243-Q1	VQFN-HR	7.3	13	17.5	34.2	7.5	5.6	4.8	3.5	4.4	3.0
DRV8243-Q1	HVSSOP	5.8	10.5	15.3	32.4	7.8	5.8	4.8	3.3	4.4	2.9

- 40mm x 40mm x 1.6mm の 4 層 PCB (最上層および最下層は 2 オンスの銅箔、内層は 1 オンスの銅箔、サーマルビアはドリル径 0.3mm で 0.025mm の銅メッキ、最小ビアピッチ 1mm) を使用した熱シミュレーションによる。
- 周囲温度 85°C、接合部温度上昇が最大 150°C での過渡電流能力推定値
- 導通損失 (I²R) だけを考慮
- スイッチング損失は、次の式で概算されます。

$$P_{SW} = V_{VM} \times I_{Load} \times f_{PWM} \times V_{VM}/SR, \text{ ただし } V_{VM} = 13.5V, f_{PWM} = 20kHz, SR = 23V/\mu s \quad (1)$$

7.6 SPI のタイミング要件

		最小値	代表値	最大値	単位
t _{SCLK}	SCLK 最小周期 ⁽¹⁾	100			ns
t _{SCLKH}	SCLK 最小 HIGH 時間	50			ns
t _{SCLKL}	SCLK 最小 LOW 時間	50			ns
t _{HI_nSCS}	nSCS 最小 HIGH 時間	300			ns
t _{SU_nSCS}	nSCS 入力セットアップ時間	25			ns
t _{H_nSCS}	nSCS 入力ホールド時間	25			ns
t _{SU_SDI}	SDI 入力データ・セットアップ時間	25			ns
t _{H_SDI}	SDI 入力データ・ホールド時間	25			ns
t _{EN_SDO}	SDO イネーブル遅延時間 ⁽¹⁾			35	ns

		最小値	代表値	最大値	単位
t_{DIS_SDO}	SDO ディセーブル遅延時間 ⁽¹⁾			100	ns

(1) SPI (S) バリエーション: SDO 遅延時間は、SDO の外部負荷が 5pF の場合にのみ有効です。SDO の負荷が 20pF の場合、SDO にさらに遅延があるため、SCLK 最小時間は 25% 増加し、SCLK は最高 8MHz に制限されます。SPI (P) バリエーションには、このような制限はありません。




図 7-1. SPI ペリフェラル・モードのタイミング定義

7.7 スイッチング波形

このセクションでは、外部 PWM または内部 ITRIP レギュレーションにより発生する、誘導性負荷に対するスイッチング遷移を示します。

7.7.1.1 ハイサイド還流




図 7-2. ハイサイド還流による H ブリッジの出力スイッチング遷移




図 7-3. ハイサイド還流によるハーフブリッジの出力スイッチング遷移

7.7.1.2 ローサイド選流




図 7-4. ローサイド選流によるハーフブリッジの出力スイッチング遷移

7.7.2 ウェークアップ遷移

7.7.2.1 HW バリエント




図 7-5. HW バリエントのスリープ状態からスタンバイ状態へのウェークアップ遷移

ウェークアップ遷移時のコントローラとデバイス間のハンドシェイクは次のとおりです。

- t_0 : コントローラ - nSLEEP を HIGH にアサートして、デバイス・ウェークアップを開始
- t_1 : デバイス内部状態 - デバイスがウェークアップ・コマンドを登録 (スリープ状態終了)
- t_2 : デバイス - nFAULT を LOW にアサートして、ウェークアップをアクリッジしデバイスが通信可能であることを通知
- t_3 : デバイス内部状態 - 初期化完了
- t_4 (t_2 以後の任意の時刻): コントローラ - nSLEEP リセット・パルスを発行、デバイスのウェークアップをアクリッジ
- t_5 : デバイス - nSLEEP リセット・パルスに対するアクリッジとして、nFAULT をアサート解除。デバイスはスタンバイ状態




図 7-6. HW バリエーションのパワーアップからスタンバイ状態への遷移

パワーアップ時のコントローラとデバイス間のハンドシェイクは次のとおりです。

- t0: デバイス内部状態 - 内部 LDO が低電圧になることにより POR をアサート (VM に依存)
- t1: デバイス内部状態 - 内部 LDO 電圧が回復することにより POR をアサート解除
- t2: デバイス - nFAULT を LOW にアサートして、ウェークアップをアクロリッジしデバイスが通信可能であることを通知
- t3: デバイス内部状態 - 初期化完了
- t4 (t2 以後の任意の時刻): コントローラ - nSLEEP リセット・パルスを発行、デバイスのパワーアップをアクロリッジ
- t5: デバイス - nSLEEP リセット・パルスに対するアクロリッジとして、nFAULT をアサート解除。デバイスはスタンバイ状態

7.7.2.2 SPI バリエーション




図 7-7. SPI (S) バリエーションのスリープ状態からスタンバイ状態へのウェークアップ遷移

ウェークアップ遷移時のコントローラとデバイス間のハンドシェイクは次のとおりです。

- t0: コントローラ - nSLEEP を HIGH にアサートして、デバイス・ウェークアップを開始
- t1: デバイス内部状態 - デバイスがウェークアップ・コマンドを登録 (スリープ状態終了)
- t2: デバイス - nFAULT を LOW にアサートして、ウェークアップをアクロリッジしデバイスが通信可能であることを通知
- t3: デバイス内部状態 - 初期化完了
- t4 (t2 以後の任意の時刻): コントローラ - CLR_FLT コマンドを発行 (SPI 経由)、デバイスのウェークアップをアクロリッジ
- t5: デバイス - nSLEEP リセット・パルスに対するアクロリッジとして、nFAULT をアサート解除。デバイスはスタンバイ状態




図 7-8. SPI (S) バリエーションのパワーアップからスタンバイ状態への遷移

パワーアップ時のコントローラとデバイス間のハンドシェイクは次のとおりです。

- t_0 : デバイス内部状態 - 内部 LDO が低電圧になることにより POR をアサート (VM に依存)
- t_1 : デバイス内部状態 - 内部 LDO 電圧が回復することにより POR をアサート解除
- t_2 : デバイス - nFAULT を LOW にアサートして、ウェークアップをアクリッジしデバイスが通信可能であることを通知
- t_3 : デバイス内部状態 - 初期化完了
- t_4 (t_2 以後の任意の時刻): コントローラ - CLR_FLT コマンドを発行 (SPI 経由)、デバイスのパワーアップをアクリッジ
- t_5 : デバイス - nSLEEP リセット・パルスに対するアクリッジとして、nFAULT をアサート解除。デバイスはスタンバイ状態




図 7-9. SPI (P) バリエーションのパワーアップからスタンバイ状態への遷移

パワーアップ時のコントローラとデバイス間のハンドシェイクは次のとおりです。

- t_0 : デバイス内部状態 - VDD (外部電源) が低電圧になることにより POR をアサート
- t_1 : デバイス内部状態 - VDD (外部電源) の電圧が回復することにより POR をアサート解除
- t_2 : デバイス - nFAULT を LOW にアサートして、ウェークアップをアクリッジしデバイスが通信可能であることを通知

- t3: デバイス内部状態 - 初期化完了
- t4 (t2 以後の任意の時刻): コントローラ - CLR_FLT コマンドを発行 (SPI 経由)、デバイスのパワーアップをアクリッジ
- t5: デバイス - nSLEEP リセット・パルスに対するアクリッジとして、nFAULT をアサート解除。デバイスはスタンバイ状態

7.7.3 フォルト応答の遷移

7.7.3.1 再試行設定

SPI バリエントおよび HW バリエントの両方に有効




図 7-10. 再試行設定のフォルト応答 (OUT がグランドに短絡してハイサイドで OCP が発生した状況を表示)

再試行設定での短絡発生と回復のシナリオ:

- t1: 外部短絡が発生します。
- t2: t_{OCP} 後に OCP (過電流保護) フォルトが確認され、出力をディセーブルし、フォルトを通知するため nFAULT を LOW にアサートします。
- t3: t_{RETRY} 後にデバイスは自動的に再試行を実施します。出力を短時間オンにして短絡発生を確認すると、そのつど、 t_{OCP} 後に直ちにディセーブルされます。この間 nFAULT は、LOW にアサートされたままです。ユーザーがドライバの機能を無効にするまで、または外部ショートが解消されるまで、図に示すように、このサイクルを繰り返します。TSD (サーマル・シャットダウン) イベントの場合、自動再試行時間は、熱ヒステリシスに基づく冷却状況に依存することに注意してください。
- t4: 外部短絡が解消されます。
- t5: デバイスは自動再試行を実施します。ただし、今回は異常が発生しないので、デバイスは出力をイネーブルのまま保持します。
- t6: t_{CLEAR} 期間にわたってフォルトのない動作が確認されると、nFAULT はアサート解除されます。
- SPI バリエントのみ - CLR_FLT コマンドが実行されるまで、フォルト・ステータスはラッチされたままです。

出力がグランドへ短絡してハイサイド OCP フォルト検出が発生した場合、このタイプの短絡を示すために、出力がディセーブルになっている間は IPROPI ピンが引き続き $V_{\text{IPROPI_LIM}}$ 電圧にプルアップされていることに注意してください。これは、グランドへの短絡フォルトと他のフォルトとを区別するために、特に HW (H) バリエントにおいて役立ちます。

7.7.3.2 ラッチ設定

SPI バリエーションおよび HW バリエーションの両方に有効




図 7-11. ラッチ設定のフォルト応答 (OUT がグランドに短絡してハイサイドで OCP が発生した状況を表示)

ラッチ設定での短絡発生と回復のシナリオ:

- t1: 外部短絡が発生します。
- t2: t_{OCP} 後に OCP (過電流保護) フォルトが確認され、出力をディセーブルし、フォルトを通知するため nFAULT を LOW にアサートします。
- t3: CLR_FLT コマンド (SPI バリエーション) または nSLEEP リセット・パルス (HW バリエーション) がコントローラにより発行されます。nFAULT はアサート解除され、出力がイネーブルになります。OCP フォルトが再度検出され、nFAULT を LOW にアサートし、出力をディセーブルにします。
- t4: 外部短絡が解消されます。
- t5: CLR_FLT コマンド (SPI バリエーション) または nSLEEP リセット・パルス (HW バリエーション) がコントローラにより発行されます。nFAULT はアサート解除され、出力がイネーブルになります。通常動作を再開します。
- SPI バリエーションのみ - CLR_FLT コマンドが実行されるまで、フォルト・ステータスはラッチされたままです。

出力がグランドへ短絡してハイサイド OCP フォルト検出が発生した場合、このタイプの短絡を示すために、出力がディセーブルになっている間は IPROPI ピンが引き続き V_{IPROPI_LIM} 電圧にプルアップされていることに注意してください。これは、グランドへの短絡フォルトと他のフォルトとを区別するために、特に HW (H) バリエーションにおいて役立ちます。

7.8 代表的特性




図 7-12. R_{HS_ON} および R_{LS_ON} と温度との関係 ($V_{VM} = 13.5V$)




図 7-13. A_{IPROPI} ゲイン誤差と負荷電流との関係 ($V_{VM} = 13.5V$)




図 7-14. LS OCP スレッシュホールドと温度との関係 ($V_{VM} = 13.5V$)




図 7-15. HS OCP スレッシュホールドと温度との関係 ($V_{VM} = 13.5V$)




図 7-16. スタンバイ状態での VM の電流と温度との関係




図 7-17. スリープ状態での VM の電流と温度との関係




図 7-18. HS 遷流のデューティ・サイクル実測値と入力デューティ・サイクルとの関係 ($V_{VM} = 13.5V$ 、PWM 周波数 5kHz)




図 7-19. HS 遷流のデューティ・サイクル実測値と入力デューティ・サイクルとの関係 ($V_{VM} = 13.5V$ 、PWM 周波数 20kHz)

8 詳細説明

8.1 概要

DRV824x-Q1 ファミリーは、4.5~35V で動作するブラシ付き DC モーター・ドライバであり、各種モーターおよび負荷の幅広い出力負荷電流をサポートしています。本デバイスは、MODE 機能で設定される各種制御モードで動作できる H ブリッジ出力電力段を内蔵しています。これにより、1 つの双方向ブラシ付き DC モーター、または、2 つの単方向ブラシ付き DC モーターを駆動できます。また、チャージ・ポンプ・レギュレータを内蔵しており、高効率ハイサイド N チャンネル MOSFET と 100% デューティ・サイクル動作に対応しています。本デバイスは、バッテリーまたは DC 電圧電源に直接接続できる単一電源入力 (VM) で動作します。また、低消費電力モードを備えており、スリープ時の電流引き込みを最小限に抑えることができます。

このデバイスは、2 種類のインターフェイスのバリエーションで供給されます。

1. HW バリエーション - ハードワイヤ接続によるインターフェイスのバリエーションで、簡単にデバイスを構成できます。デバイスで利用可能なピン数に制限があるため、このバリエーションでは、SPI バリエーションと比較して構成およびフォルト通知機能が少なくなっています。
2. SPI バリエーション - 標準的な 4 線式シリアル・ペリフェラル・インターフェイス (SPI) およびデジタイズ・チェーン機能により、柔軟なデバイス構成と、外部コントローラへの詳細なフォルト通知が可能です。SPI バリエーションと HW バリエーションの機能の差異は、「[デバイスの比較](#)」セクションに記載されています。SPI インターフェイスには、次のような 2 種類のデバイス・バリエーションがあります。
 - a. SPI (S) バリエーション - デジタル・ブロックの電源は、VM 電源から給電される内部 LDO レギュレータにより供給されます。nSLEEP ピンは、高インピーダンス入力ピンです。
 - b. SPI (P) バリエーション - VDD ピンを通して、デバイスのデジタル・ブロックへの外部電源入力が可能です。nSLEEP ピンの代わりに、この VDD 電源ピンが付いています。これにより、VM の低電圧状態でのデバイスのリセット (ブ라운アウト) を防止します。

DRV824x デバイス・ファミリーは、ハイサイド・パワー MOSFET の電流ミラーを使用した負荷電流センス出力を提供します。IPROPI ピンは、ハイサイド MOSFET の電流 (OUTx ピンから流出する電流) に比例する小さい電流を供給します。この電流は、外付け抵抗 (R_{IPROPI}) を使用して比例電圧に変換できます。さらに、このデバイスは、固定オフ時間の PWM チョッピング方式もサポートしており、負荷への電流を制限できます。電流レギュレーション・レベルは、ITRIP 機能を使用して設定できます。

このデバイスには、さまざまな保護機能と診断機能が内蔵されています。主な保護機能としては、電源電圧モニタ (VMOV および VMUV)、オフ状態 (パッシブ) 診断 (OLP)、オン状態 (アクティブ) 診断 (OLA) - SPI バリエーションのみ、各パワー FET の過電流保護 (OCP)、過熱シャットダウン (TSD) があります。フォルト状態は、nFAULT ピンにより通知されます。SPI バリエーションには、この他に、フレーム・エラー、構成レジスタ・ビットおよびドライバ制御ビットのロック機能など、追加の通信保護機能があります。

8.2 機能ブロック図

8.2.1 HW バリエーション




図 8-1. 機能ブロック図 - HW バリエーション

8.2.2 SPI バリエーション

SPI インターフェイスには、以下に示すように、SPI (S) バリエーションと SPI (P) バリエーションという 2 つのバリエーションがあります。




図 8-2. 機能ブロック図 - SPI (S) バリエーション




図 8-3. 機能ブロック図 - SPI (P) バリエント

8.3 機能説明

8.3.1 外付け部品

セクション 8.3.1.1 および セクション 8.3.1.2 に、推奨外付け部品を示します。

8.3.1.1 HW バリエーション

表 8-1. HW バリエーションの外付け部品表

部品	ピン	推奨事項
C _{VM1}	VM	GND に対して、VM に対応する定格電圧、0.1 μ F、低 ESR セラミック・コンデンサ
C _{VM2}	VM	負荷過渡を処理するために、GND に対して、VM に対応する定格電圧のローカル・バルク・コンデンサ、10 μ F 以上。バルク・コンデンサのサイズ決定に関するセクションを参照してください。
R _{IPROPI}	I _{PROPI}	GND に対して、通常 500~5000 Ω 、0.063W の抵抗。コントローラ ADC のダイナミック・レンジによって抵抗値は異なります。ITRIP と I _{PROPI} の機能が不要な場合、ピンを GND に短絡可能。
C _{IPROPI}	I _{PROPI}	ITRIP レギュレーション・ループを低速にする場合は、オプションで 10~100nF、6.3V コンデンサを GND との間に接続します。「過電流保護 (OCP)」セクションを参照。
R _{nFAULT}	nFAULT	通常、1k Ω ~10k Ω 、0.063W プルアップ抵抗をコントローラ電源との間に接続します。
R _{MODE}	MODE	設定に応じて、GND への開放または短絡、または 0.063W 10% の抵抗を GND との間に接続。MODE 表を参照してください。
R _{SR}	SR	設定に応じて、GND への開放または短絡、または 0.063W 10% の抵抗を GND との間に接続。「SR」セクションを参照してください。
R _{ITRIP}	ITRIP	設定に応じて、GND への開放または短絡、または 0.063W 10% の抵抗を GND との間に接続。ITRIP 表を参照してください。
R _{DIAG}	DIAG	設定に応じて、GND への開放または短絡、または 0.063W 10% の抵抗を GND との間に接続。「DIAG」セクションを参照してください。

8.3.1.2 SPI バリエーション

表 8-2. SPI バリエーションの外付け部品表

部品	ピン	推奨事項
C _{VM1}	VM	GND に対して、VM に対応する定格電圧、0.1 μ F、低 ESR セラミック・コンデンサ
C _{VM2}	VM	負荷過渡を処理するために、GND に対して、VM に対応する定格電圧のローカル・バルク・コンデンサ、10 μ F 以上。バルク・コンデンサのサイズ決定に関するセクションを参照してください。
R _{IPROPI}	I _{PROPI}	GND に対して、通常 500~5000 Ω 、0.063W の抵抗。コントローラ ADC のダイナミック・レンジによって抵抗値は異なります。ITRIP と I _{PROPI} の機能が不要な場合、ピンを GND に短絡可能。
C _{IPROPI}	I _{PROPI}	ITRIP レギュレーション・ループを低速にする場合は、オプションで 10~100nF、6.3V コンデンサを GND との間に接続します。「過電流保護 (OCP)」セクションを参照。
R _{nFAULT}	nFAULT	通常、1k Ω ~10k Ω 、0.063W プルアップ抵抗をコントローラ電源との間に接続します。nFAULT 信号を使用しない場合、このピンは GND に短絡するか、開放のままにしておくことができます。
C _{VDD}	VDD	0.1 μ F、6.3V、低 ESR セラミック・コンデンサを GND との間に接続します。これは、SPI (P) バリエーションのみ適用できます。

8.3.2 ブリッジの制御

DRV824x-Q1 ファミリーは、3 つの異なるモードを備えており、EN/IN1 ピンと PH/IN2 ピンを使った各種制御方式に対応しています。制御モードは、モード設定により選択します。モードは、HW バリエーションでは MODE ピン、SPI バリエーションでは CONFIG3 レジスタの S_MODE ビットによって決まる 3 レベルの設定です(表 8-3 参照)。

表 8-3. モード表

MODE ピン	S_MODE ビット	デバイス・モード	説明
R _{LVL1OF3}	2'b00	PH/EN モード	フルブリッジ・モード、EN/IN1 は PWM 入力、PH/IN2 は方向入力
R _{LVL2OF3}	2'b01	独立モード	2 つのハーフブリッジを個別に制御

表 8-3. モード表 (continued)

MODE ピン	S_MODE ビット	デバイス・モード	説明
RLVL30F3	2'b10, 2b'11	PWM モード	フルブリッジ・モード、方向に応じて EN/IN1 および PH/IN2 がそれぞれ PWM を制御

HW バリエーションでは、電源オンまたはスリープからのウェイクアップ後のデバイス初期化時に、MODE ピンがラッチされません。動作中の更新はブロックされます。

デバイスの SPI バリエーションでは、SPI 通信が利用可能なときに S_MODE ビットに書き込むことで、いつでもモード設定を変更できます。この変更はすぐに反映されます。

入力は、静的電圧 (100% 駆動モード) またはパルス幅変調 (PWM) 電圧信号 (PWM 駆動モード) を受け入れます。VM を印加する前に、デバイスの入力ピンに電力を供給しても問題ありません。入力がない場合に出力が確実に Hi-Z になるように、デフォルトで nSLEEP ピンおよび DRVOFF ピンには、それぞれ内部プルダウン抵抗およびプルアップ抵抗が接続されています。EN/IN1 ピンおよび PH/IN2 ピンにも、内部プルダウン抵抗が接続されています。以下に、各制御モードの真理値表を示します。

このデバイスは、ハーフブリッジ切り替え時のハイサイド FET とローサイド FET の遷移中に必要となる最適なデッドタイムを自動的に生成します。このタイミングは、内部での FET ゲート - ソース間電圧フィードバックに基づきます。外部タイミングは必要ありません。この方式により、最小デッドタイムが確保されるとともに、シュートスルー電流がないことも保証されます。

注

- SPI バリエーションでは、SPI_IN レジスタ・ビットを使用して追加の制御を行うこともできます。「レジスタ - ビット制御」を参照してください。
- SPI (P) バリエーションには nSLEEP ピンがないため、制御表の nSLEEP 列は無視してください。内部では、常に nSLEEP = 1 となっています。この制御表は、VDD > VDD_{POR} レベルのときに有効です。

8.3.2.1 PH/EN モード

このモードでは、2 つのハーフブリッジがフルブリッジとして動作するように構成されます。EN/IN1 は PWM 入力、PH/IN2 は方向入力です。負荷の説明図については、「負荷の概要」セクションを参照してください。

表 8-4. 制御表 - PH/EN モード

nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	I _{PROPI}	デバイスの状態
0	X	X	X	Hi-Z	Hi-Z	電流なし	スリープ
1	1	0	0	Hi-Z	Hi-Z	電流なし	スタンバイ
1	1	1	0	オフ状態診断 表を参照してください		電流なし	スタンバイ
1	1	0	1				
1	1	1	1				
1	0	0	X	H	H	ISNS1 または ISNS2 ⁽¹⁾	アクティブ
1	0	1	0	L ⁽²⁾	H	ISNS2	アクティブ
1	0	1	1	H	L ⁽²⁾	ISNS1	アクティブ

(1) デバイスから流出する電流 (VM → OUT_x → 負荷)

(2) 内部 ITRIP レギュレーションがイネーブルのとき、ITRIP レベルに達すると、OUT_x は固定時間強制的に「H」になります

8.3.2.2 PWM モード

このモードでは、2 つのハーフブリッジがフルブリッジとして動作するように構成されます。EN/IN1 は、1 方向の PWM 入力を供給し、PH/IN2 は、その逆方向の PWM を供給します。負荷の説明図については、「負荷の概要」セクションを参照してください。

表 8-5. 制御表 - PWM モード

nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	IPROPI	デバイスの状態
0	X	X	X	Hi-Z	Hi-Z	電流なし	スリープ
1	1	0	0	Hi-Z	Hi-Z	電流なし	スタンバイ
1	1	1	0	オフ状態診断表を参照してください		電流なし	スタンバイ
1	1	0	1			電流なし	スタンバイ
1	1	1	1			電流なし	スタンバイ
1	0	0	0	H	H	ISNS1 または ISNS2 ⁽¹⁾	アクティブ
1	0	0	1	L ⁽²⁾	H	ISNS2	アクティブ
1	0	1	0	H	L ⁽²⁾	ISNS1	アクティブ
1	0	1	1	Hi-Z	Hi-Z	電流なし	スタンバイ

(1) デバイスから流出する電流 (VM → OUTx → 負荷)

(2) 内部 ITRIP レギュレーションがイネーブルのとき、ITRIP レベルに達すると、OUTx は固定時間強制的に「H」になります

SPI バリエーションの場合、CONFIG2 レジスタの PWM_EXTEND ビットを設定すると、正方向 ([EN/IN1 PH/IN2] = [1 0]) または逆方向 ([EN/IN1 PH/IN2] = [0 1]) コマンドの後に Hi-Z コマンド ([EN/IN1 PH/IN2] = [1 1]) を実行したのと同じような、追加の Hi-Z 状態が発生します。この Hi-Z (コースト) 状態では、PWM に関与するハーフブリッジのみが Hi-Z になり、他方のハーフブリッジの HS FET はオンに保持されます。どちらのハーフブリッジが Hi-Z になるかは、前のサイクルに基づいて決まります。表 8-6 に、上述の内容を示します。

表 8-6. PWM 拡張表 (PWM_EXTEND ビット = 1'b1)

前の状態		現在の状態			デバイスの状態遷移
OUT1	OUT2	OUT1	OUT2	IPROPI	
Hi-Z	Hi-Z	Hi-Z	Hi-Z	電流なし	スタンバイ状態のまま、変化なし
H	H	Hi-Z	Hi-Z	電流なし	アクティブからスタンバイへ
L	H	Hi-Z	H	ISNS2	アクティブからスタンバイへ
H	L	H	Hi-Z	ISNS1	アクティブからスタンバイへ

8.3.2.3 独立モード

このモードでは、2 つのハーフブリッジを 2 つの独立したハーフブリッジとして使用するよう構成します。表 8-7 にブリッジ制御の真理値表を示します。負荷の説明図については、「負荷の概要」セクションを参照してください。

表 8-7. 制御表 - 独立モード

nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	IPROPI	デバイスの状態
0	X	X	X	Hi-Z	Hi-Z	電流なし	スリープ
1	1	0	0	Hi-Z	Hi-Z	電流なし	スタンバイ
1	1	1	0	オフ状態診断表を参照してください		電流なし	スタンバイ
1	1	0	1			電流なし	スタンバイ
1	1	1	1			電流なし	スタンバイ
1	0	0	0	L	L	電流なし	アクティブ
1	0	0	1	L	H ⁽²⁾	ISNS2 ⁽¹⁾	アクティブ
1	0	1	0	H ⁽²⁾	L	ISNS1 ⁽¹⁾	アクティブ
1	0	1	1	H ⁽²⁾	H ⁽²⁾	ISNS1 + ISNS2 ⁽¹⁾	アクティブ

SPI バリエーションでは、SPI_IN レジスタがロックされていない場合、SPI_IN レジスタにある等価ビット S_DRVOFF および S_DRVOFF2 により、両方のハーフブリッジを個別に Hi-Z 制御することができます。表 8-8 に、ピンとレジスタを組み合わせた入力を使用するブリッジ制御の真理値表を示します。表 8-8 に示す組み合わせ入力の詳細については、「レジスタ - ピン制御」を参照してください。

表 8-8. 制御表 - 独立モードの SPI バリエント、SPI_IN がロックされていない場合

nSLEEP	DRVOFF1 組み合わせ	DRVOFF2 組み合わせ	EN/IN1 組 み合わせ	PH/IN2 組 み合わせ	OUT1	OUT2	IPROPI	デバイスの状態
0	X	X	X	X	Hi-Z	Hi-Z	電流なし	スリープ
1	1	1	0	0	Hi-Z	Hi-Z	電流なし	スタンバイ
1	1	1	1	0	オフ状態診断 表を参照してください		電流なし	スタンバイ
1	1	1	0	1			電流なし	スタンバイ
1	1	1	1	1			電流なし	スタンバイ
1	1	0	x	0	Hi-Z	L	電流なし	アクティブ
1	1	0	x	1	Hi-Z	H ⁽²⁾	ISNS2 ⁽¹⁾	アクティブ
1	0	1	0	X	L	Hi-Z	電流なし	アクティブ
1	0	1	1	X	H ⁽²⁾	Hi-Z	ISNS1 ⁽¹⁾	アクティブ
1	0	0	0	0	L	L	電流なし	アクティブ
1	0	0	0	1	L	H ⁽²⁾	ISNS2 ⁽¹⁾	アクティブ
1	0	0	1	0	H ⁽²⁾	L	ISNS1 ⁽¹⁾	アクティブ
1	0	0	1	1	H ⁽²⁾	H ⁽²⁾	ISNS1 + ISNS2 ⁽¹⁾	アクティブ

(1) デバイスから流出する電流 (VM → OUTx → 負荷)

(2) 内部 ITRIP レギュレーションがイネーブルのとき、ITRIP レベルに達すると、OUTx は固定時間強制的に「L」になります

このモードでのデバイスの動作を以下に示します。

- 負荷電流は、VM → OUTx → 負荷に流れる電流についてのみ検出できます。したがって、ハイサイド負荷に対する電流センシングは不可能です。
- IPROPI ピンの電流は、両方のハーフブリッジからのハイサイド・センス電流の合計です。したがって、ITRIP 電流レギュレーション機能は、完全に独立したのではなく、両方を合わせた電流レギュレーションになっています。
- ローサイド還流 (ローサイド負荷) では、スルーレートの設定に制限があります。
- アクティブ状態での負荷開放診断 (OLA) は、ハイサイド負荷に対してのみ可能です。
- HW バリエントでは、各ハーフブリッジに個別の Hi-Z 制御を行うことはできません。DRVOFF ピンを HIGH にアサートすると、両方のハーフ・ブリッジが Hi-Z になります。

8.3.2.4 レジスタ - ピン制御 - SPI バリエントのみ

SPI バリエントでは、SPI_IN レジスタの特定のレジスタ・ビット、S_DRVOFF、S_DRVOFF2、S_EN_IN1、S_PH_IN2 を使って、ブリッジを制御できます。これは SPI_IN レジスタがロック解除されている場合に限りです。ユーザーは、COMMAND レジスタの SPI_IN_LOCK ビットに適切な組み合わせを書き込むことで、このレジスタのロックを解除できます。

さらに、ユーザーは、各外部入力ピンと、SPI_IN レジスタの等価レジスタ・ビットとの AND / OR ロジックによる組み合わせを設定することができます。このロジックの設定は、CONFIG4 レジスタの、次に示す等価セレクト・ビットを使って行われます。

- DRVOFF_SEL、EN_IN1_SEL、および PH_IN2_SEL

出力の制御は、前のセクションに記載した真理値表と同様ですが、これらのロジックの組み合わせ入力を使います。組み合わせ入力の内容は以下のとおりです。

- 組み合わせ入力 = ピン入力 OR 等価 SPI_IN レジスタ・ビット (等価 CONFIG4 セレクト・ビット = 1'b0 の場合)
- 組み合わせ入力 = ピン入力 AND 等価 SPI_IN レジスタ・ビット (等価 CONFIG4 セレクト・ビット = 1'b1 の場合)
- 独立モードの場合:
 - DRVOFF2 の組み合わせ = DRVOFF ピン OR S_DRVOFF2 ビット (DRVOFF_SEL ビット = 1'b0 の場合)
 - DRVOFF2 の組み合わせ = DRVOFF ピン AND S_DRVOFF2 ビット (DRVOFF_SEL ビット = 1'b1 の場合)

スリープ機能については、外部 nSLEEP ピンが必要であることを注意してください。

このロジックの組み合わせにより、次の表に示すように、より多くの異なる構成をユーザーに提供できます。

表 8-9. レジスタ - ピン制御の例

例	CONFIG4:xxx_SEL ビット	PIN ステータス	SPI_IN ビット・ステータ ス	コメント
DRVOFF を冗長シャット オフとして使用	DRVOFF_SEL = 1'b0	DRVOFF アクティブ	S_DRVOFF アクティブ	DRVOFF ピン = 1 または S_DRVOFF ビット = 1 のいずれかの条件で、出力シャットオフ
ピンのみで制御	DRVOFF_SEL = 1'b1	DRVOFF アクティブ	S_DRVOFF = 1'b1	DRVOFF ピンの機能のみを利用
レジスタのみで制御	PH_IN2_SEL ビット = 1'b0	PH/IN2 - GND へ短絡 またはフローティング	S_PH_IN2 アクティブ	PH (方向) をレジスタ・ビットのみで制御

8.3.3 デバイス構成

このセクションでは、ユーザーが使用事例に合わせてデバイスを構成できるように、さまざまなデバイス構成について説明します。

8.3.3.1 スルーレート (SR)

SR ピン (HW バリエント) または CONFIG3 レジスタの S_SR ビット (SPI バリエント) により、ドライバのスルーレートが決まります。これによって、ユーザーは PWM スイッチング損失を最適化しながら、EM の適合要件を満たすことができます。HW バリエントの場合、SR は 6 レベルの設定ですが、SPI バリエントでは、8 レベルの設定があります。誘導性負荷の場合、還流パスが VM へのハイサイド・パスを経由するのか、GND へのローサイド・パスを経由するのかによって、デバイスのスルーレート制御が異なります。使用事例に応じて、スルーレートの範囲および値については、「電気的特性」セクションの「ハイサイド還流」または「ローサイド還流」のスイッチング・パラメータ表を参照してください。

注

SPI バリエントは、オフションのスペクトラム拡散クロック (SSC) 機能も備えており、約 1.3MHz の三角波で内部発振器の周波数を平均値から $\pm 12\%$ の範囲に拡散して、高い周波数での放射を低減できます。HW バリエントには、スペクトラム拡散クロック (SSC) 機能はありません。

HW バリエントでは、電源オンまたはスリープからのウェークアップ後のデバイス初期化時に、SR ピンがラッチされます。動作中の更新はブロックされます。

SPI バリエントでは、SPI 通信が利用可能なときに S_SR ビットに書き込むことによって、いつでもスルーレート設定を変更できます。この変更はすぐに反映されます。

8.3.3.2 IPROPI

このデバイスには電流センシング機能が内蔵されており、負荷電流レギュレーションに使用できる比例アナログ電流が IPROPI ピンに出力されます。これにより、外部センス抵抗やセンス回路が不要になり、システムのサイズ、コスト、複雑さを低減できます。

このデバイスは、シャントレスのハイサイド電流ミラー・トポロジを使用して負荷電流を検出します。検出できるのは、ハイサイド FET が完全にオンになっているとき (リニア・モード)、VM → OUTx → 負荷という経路でハイサイド FET を流れる単方向ハイサイド電流だけです。IPROPI ピンは、このセンス電流に比例したアナログ電流を A_IPROPI でスケールして、次のように出力します。

$$I_{IPROPI} = (I_{HS1} + I_{HS2}) / A_{IPROPI}$$

比例電圧 V_IPROPI を生成するには、外付け抵抗 (R_IPROPI) を介して IPROPI ピンをグラウンドに接続する必要があります。これにより、A/D コンバータ (ADC) を使って、R_IPROPI 抵抗両端の電圧降下として負荷電流を測定できます。そのアプリケーションで想定される負荷電流に基づいて R_IPROPI 抵抗の値を決められるので、さまざまなコントローラ ADC を利用できます。

IPROPI で示される電流は、VM から OUTx ピンを通して流出する電流の合計です。これは、以下のことを意味します。

- PWM または PH/EN モードを使用するフルブリッジ動作では、IPROPI ピンで示される電流は、常に、VM から負荷へ流れる電流を供給する側の 1 つのハーフブリッジから得られます。

- 独立モードでは、IPROPI ピンで表される電流は、片側または両側のハーフブリッジから得られます。1 つのハーフブリッジ電流だけを独立して観測することはできません。

8.3.3.3 ITRIP レギュレーション

このデバイスは、オプションとして、固定 TOFF 時間方式による内部負荷電流レギュレーション機能を備えています。その方法としては、ITRIP 設定で決まる基準電圧と IPROPI ピンの電圧を比較します。TOFF 時間は、HW バリエーションの場合は 30µsec に固定されています。SPI バリエーションの場合は CONFIG3 レジスタの TOFF_SEL ビットを使用して、20～50µsec の範囲で設定できます。

ITRIP レギュレーションが有効に設定されている場合、HS FET がイネーブルされて電流センシングが可能となるときのみ動作します。このシナリオでは、IPROPI ピンの電圧が ITRIP 設定で決まる基準電圧を超えた場合、内部電流レギュレーション・ループによって強制的に以下の動作が行われます。

- PH/EN または PWM モードでは、固定 TOFF 時間だけ OUT1 = H、OUT2 = H (ハイサイド還流)
 - サイクルスキップ: 最小デューティ・サイクルの制限により (特に、低いスルーレート設定で高い VM の場合)、ITRIP レギュレーションがあっても負荷電流が増加し続けます。この電流増加を回避するため、サイクル・スキップ方式が実装されています。TOFF 時間経過時点で、IOUT が ITRIP よりも大きい場合には、さらに TOFF 時間だけ還流時間が延長されます。この還流時間の追加は、TOFF 期間の終了時に IOUT 検出値が ITRIP よりも小さくなるまで継続されます。
- 独立モードでは、OUTx = H の場合、固定 TOFF 時間だけ OUTx = L に切り替わります。それ以外の場合、OUTx に変化はありません。

注

ユーザー入力は、常に内部制御よりも優先されます。したがって、TOFF 時間内に入力に変化すると、残りの TOFF 時間は無視され、出力は指令された入力に従います。




図 8-4. ITRIP の実装

電流制限は、次の式で設定されます。

$$\text{ITRIP レギュレーション・レベル} = (V_{ITRIP} / R_{IPROPI}) \times A_{IPROPI} \quad (2)$$




図 8-5. 固定 TOFF の ITRIP 電流レギュレーション

独立モードでは、ITRIP レギュレーションは IPROPI ピンの 2 つのハーフブリッジ電流の合計に基づくため、同時に 2 つのハーフブリッジに対して、電流レギュレーションを完全に個別に行うことはできません。

ITRIP コンパレータ出力 (ITRIP_CMP) は、負荷容量からの電流スパイクによるコンパレータ出力の誤トリガを回避するため、出力スレーイング中は無視されます。また、ローサイド還流から移行する場合は、ITRIP コンパレータの出力が有効になる前にセンス・ループが安定するように、追加のブランキング時間 t_{BLANK} が必要です。

HW バリエントでは、ITRIP に 6 レベルの設定があります。SPI バリエントでは、さらに 2 つの設定があります。これを以下の表にまとめます。

表 8-10. ITRIP テーブル

ITRIP ピン	S_ITRIP レジスタ・ビット	V_{ITRIP} [V]
R _{LVL10F6}	3'b000	レギュレーション無効
R _{LVL20F6}	3'b001	1.18
使用不可	3'b010	1.41
使用不可	3'b011	1.65
R _{LVL30F6}	3'b100	1.98
R _{LVL40F6}	3'b101	2.31
R _{LVL50F6}	3'b110	2.64
R _{LVL60F6}	3'b111	2.97

HW バリエントでは、ITRIP ピンの変更は透過的で、変更はただちに反映されます。

SPI バリエントでは、SPI 通信が利用可能なときに S_ITRIP ビットに書き込むことによって、いつでも ITRIP 設定を変更できます。この変更は、デバイスの動作にただちに反映されます。

SPI バリエントのみ - ITRIP レギュレーション・レベルに達すると、STATUS1 レジスタの ITRIP_CMP ビットがセットされます。nFAULT ピンでの通知はありません。このビットは、CLR_FLT コマンドによってクリアできます。

注

アプリケーションで、デバイスで提供されている選択肢を超える複数のステップを持つリニア ITRIP 制御が必要な場合、この抵抗で GND へ終端する代わりに、外部 DAC を使用して IPROPI 抵抗の下端の電圧を強制的に設定できます。この変更では、外部 DAC 設定により、次のように ITRIP 電流を制御できます。

$$\text{ITRIP レギュレーション・レベル} = [(V_{ITRIP} - V_{DAC}) / R_{IPROPI}] \times A_{IPROPI} \quad (3)$$

8.3.3.4 DIAG

DIAG は、以下に示すように、デバイスのアクティブ動作およびスタンバイ動作で使用される、ピン (HW バリエント) またはレジスタ (SPI バリエント) の設定です。

- スタンバイ状態
 - PH/EN モードまたは PWM モード: **オフ状態診断 (OLP)** を有効または無効にします。
 - オフ状態診断 (OLP)** を有効または無効にし、有効にする場合は OLP の組み合わせを選択します。詳細については、「**オフ状態診断 (OLP)**」セクションの表を参照してください。
- アクティブ状態
 - 負荷タイプがハイサイド負荷として設定されている場合は、ITRIP レギュレーション機能をマスクします。
 - SPI バリエントのみ - 負荷タイプがローサイド負荷として設定されている場合は、アクティブ開放負荷検出 (OLA) をマスクします。
 - HW バリエントのみ - フォルト応答を再試行またはラッチのいずれかに設定します

8.3.3.4.1 HW バリエント

HW バリエントでは、DIAG ピンは **6 レベル** の設定です。モードに応じて、その構成を以下の表にまとめます。

表 8-11. DIAG 表 (HW バリエント、PH/EN または PWM モード)

DIAG ピン	スタンバイ状態	アクティブ状態
	オフ状態診断	フォルト応答
R _{LVL10F6}	無効	再試行
R _{LVL50F6}	無効	ラッチ
その他すべてのレベル	有効 ⁽¹⁾	ラッチ

表 8-12. DIAG 表 (HW バリエント、独立モード)

DIAG ピン	スタンバイ状態	アクティブ状態		
	オフ状態診断	負荷の構成	フォルト応答	I _{PROPI} / I _{TRIP}
R _{LVL10F6}	無効	ローサイド負荷	再試行	使用可能
R _{LVL20F6}	有効 ⁽¹⁾	ローサイド負荷	ラッチ	使用可能
R _{LVL30F6}	有効 ⁽¹⁾	ハイサイド負荷	ラッチ	無効
R _{LVL40F6}	有効 ⁽¹⁾	ハイサイド負荷	再試行	無効
R _{LVL50F6}	無効	ローサイド負荷	ラッチ	使用可能
R _{LVL60F6}	有効 ⁽¹⁾	ローサイド負荷	再試行	使用可能

(1) 組み合わせの詳細については、「**オフ状態診断 (OLP)**」セクションの表を参照してください

注

HW バリエントのみ - ハイサイド負荷の使用事例で、オフ状態診断を無効にするオプションは、サポートされていません。この場合、オフ状態診断を無効にする唯一の方法は、DRVOFF ピンを HIGH に設定し、IN ピンを LOW に設定することです。

HW バリエントでは、パワーアップまたはスリープからのウェイクアップ後のデバイス初期化時に、DIAG ピンがラッチされません。動作中の更新はブロックされます。

8.3.3.4.2 SPI バリエント

SPI バリエントの場合、S_DIAG は CONFIG2 レジスタにある 2 ビットの設定です。モードに応じて、その構成を以下の表にまとめます。

表 8-13. DIAG 表 (SPI バリエント、PH/EN または PWM モード)

S_DIAG ビット	スタンバイ状態	アクティブ状態
	オフ状態診断	オン状態診断
2'b00	無効	使用可能
2'b01, 2'b10, 2'b11	有効 ⁽¹⁾	使用可能

表 8-14. DIAG 表 (SPI バリエント、独立モード)

S_DIAG ビット	スタンバイ状態	アクティブ状態		
	オフ状態診断	負荷の構成	オン状態診断	IPROPI / ITRIP
2'b00	無効	ローサイド負荷	無効	使用可能
2'b01	有効 ⁽¹⁾	ローサイド負荷	無効	使用可能
2'b10	無効	ハイサイド負荷	使用可能	無効
2'b11	有効 ⁽¹⁾	ハイサイド負荷	使用可能	無効

(1) 組み合わせの詳細については、「オフ状態診断 (OLP)」セクションの表を参照してください

デバイスの SPI バリエントでは、SPI 通信が利用可能なときに S_DIAG ビットに書き込むことによって、いつでもこの設定を変更できます。この変更はすぐに反映されます。

8.3.4 保護および診断機能

このドライバは、過電流や過熱から保護されており、デバイスの堅牢性を確保します。また、このデバイスは、負荷監視 (オン状態およびオフ状態)、VM ピンの過電圧 / 低電圧監視を備えており、予期しない電圧状態を通知します。フォルト状態を検出すると、ローサイドのオープン・ドレイン nFAULT ピンが GND にプルダウンされ、I_{nFAULT_PD} 電流によってフォルトを通知します。スリープ状態に移行すると、nFAULT は自動的にアサート解除されます。

注

SPI バリエントでは、nFAULT ピンのロジック・レベルは、FAULT SUMMARY レジスタの FAULT ビットの反転コピーになっています。唯一の例外は、オフ状態診断が有効、かつ SPI_IN レジスタがロックされている場合です(「OLP」セクションを参照)。

SPI バリエントでは、nFAULT が LOW にアサートされるたびに、デバイスは FAULT SUMMARY レジスタおよび STATUS レジスタにフォルトを記録します。これらのレジスタは、次の条件でのみクリアできます。

- CLR FLT コマンド、または
- nSLEEP ピンによるスリープ・コマンド

単一の 16 ビット SPI フレームで定期的なソフトウェア監視を行う場合、次の方法によって、有用な診断情報をすべて取得できます。

- アクティブ状態で STATUS1 レジスタを読み取る
- スタンバイ状態で STATUS2 レジスタを読み取る

診断可能なすべてのフォルト・イベントは、STATUS レジスタを読み取ることによって一意に識別できます。

8.3.4.1 過電流保護 (OCP)

- デバイスの状態: アクティブ
- メカニズムおよびスレッショルド: 各 MOSFET のアナログ電流制限回路により、出力端子短絡時にもデバイスのピーク出力電流を制限できます。出力電流が過電流スレッショルド I_{OCP} を上回る状態になり、その時間が t_{OCP} を超えると、過電流フォルトが検出されます。
- 動作:
 - nFAULT ピンは LOW にアサート
 - 応答は、モード選択によって決まります。
 - PH/EN または PWM モード - 両方の OUTx が Hi-Z

- 独立モード - 影響を受ける側のハーフ・ブリッジ OUTx が Hi-Z
- GND への短絡フォルト (ハイサイド FET で検出された過電流) の場合は、FET がディセーブルになっても、IPROPI ピンは V_{IPROPI_LIM} へプルアップされ続けます。HW バリエントでは、nFAULT ピンが LOW にアサートされているときに IPROPI ピンが HIGH にプルアップされているため、これにより、アクティブ状態時の GND 短絡フォルトを他の種類のフォルトと区別できます。
- 応答は、ラッチ設定、または t_{RETRY} と t_{CLEAR} による再試行設定、いずれかを選択可能
- IPROPI ピンに 10nF ~ 100nF の範囲のコンデンサを追加することにより、内部 ITRIP レギュレーション有効時の負荷短絡の場合に、OCP 検出を確保できます。これは、短絡部分に十分なインダクタンスがある場合に特に有効です。この状況では、OCP 検出の前に ITRIP レギュレーションがトリガされて、デバイスの短絡検出が働かない可能性があります。OCP 検出がこの競合条件を確実に満たすようにするため、IPROPI ピンに小さな容量を追加することによって ITRIP レギュレーション・ループが遅くなり、OCP 検出回路が意図したとおりに動作できるようになります。

SPI バリエントは、 I_{OCP} レベルおよび t_{OCP} フィルタ時間を設定可能です。これらの設定については、CONFIG4 レジスタを参照してください。

8.3.4.2 過熱保護 (TSD)

- デバイスの状態: スタンバイ、アクティブ
- メカニズムおよびスレッシュホールド: このデバイスは、ダイの周囲に複数の温度センサを備えています。いずれかのセンサが設定温度 T_{TSD} に対して過熱状態になり、その時間が t_{TSD} を超えると、過熱フォルトが検出されます。
- 動作:
 - nFAULT ピンは LOW にアサート
 - OUTx はいずれも Hi-Z
 - IPROPI ピンは Hi-Z
- その応答は、ラッチ設定、または T_{HYS} と t_{clear_TSD} による再試行設定、いずれかを選択可能

8.3.4.3 オフ状態診断 (OLP)

ユーザーは、パワー FET がオフのときにスタンバイ状態でオフ状態診断を使用して、OUTx ノードのインピーダンスを判断できます。この診断機能により、スタンバイ状態で以下に示す故障状態をパッシブに検出できます。

- VM または GND への出力短絡 < 100Ω
- フルブリッジ負荷またはローサイド負荷の開放負荷 > 1kΩ
- ハイサイド負荷の開放負荷 > 10kΩ (VM = 13.5V の場合)

注

この診断では、負荷の短絡を検出することはできません。ただし、アクティブ動作中に過電流フォルト (OCP) が発生し、スタンバイ状態の OLP 診断で何もフォルトが報告されない場合、負荷の短絡を論理的に推定することができます。アクティブ状態で OCP が発生し、かつ、スタンバイ状態で OLP が発生する場合は、端子の短絡を意味します (OUT ノードでの短絡)。

- ユーザーは、次の組み合わせを設定できます。
 - OUTx の内部プルアップ抵抗 (R_{OLP_PU})
 - OUTx の内部プルダウン抵抗 (R_{OLP_PD})
 - コンパレータの基準電圧レベル
 - コンパレータの入力選択 (OUT1 または OUT2)
- この組み合わせは、コントローラ入力 (HW バリエントのみ存在するピン) または、SPI バリエントで SPI_IN レジスタがロックされていない場合、SPI_IN レジスタの等価ビットによって決定されます。
- HW バリエント - オフ状態診断が有効の場合、コンパレータ出力 (OLP_CMP) は、nFAULT ピンで利用できます。
- SPI バリエント - オフ状態診断コンパレータ出力 (OLP_CMP) は、STATUS2 レジスタの OLP_CMP ビットで利用できます。さらに、SPI_IN レジスタがロックされている場合には、オフ状態診断が有効のとき、このコンパレータ出力は、nFAULT ピンでも利用できます。
- ユーザーは、すべての組み合わせを切り替えながら、出力が安定した後にコンパレータの出力を記録してください。
- 入力の組み合わせとコンパレータの出力に基づいて、出力にフォルトが発生しているかどうかを判断できます。




図 8-6. フルブリッジ負荷のオフ状態診断 (PH/EN または PWM モード)

PH/EN モードまたは PWM モードのフルブリッジ負荷について、フォルトがないシナリオとフォルト・シナリオに対する OLP の組み合わせおよび真理値表を 表 8-15 に示します。

表 8-15. オフ状態診断表 - PH/EN または PWM モード (フル・ブリッジ)

ユーザー入力				OLP の設定				OLP_CMP 出力			
nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	CMP REF	選択された出力	正常	開放	GND 短絡	VM 短絡
1	1	1	0	R _{OLP_PU}	R _{OLP_PD}	V _{OLP_REFH}	OUT1	L	H	L	H
1	1	0	1	R _{OLP_PU}	R _{OLP_PD}	V _{OLP_REFL}	OUT2	H	L	L	H
1	1	1	1	R _{OLP_PD}	R _{OLP_PU}	V _{OLP_REFL}	OUT2	H	H	L	H

独立モードのローサイド負荷について、フォルトがないシナリオおよびフォルト・シナリオに対する OLP の組み合わせおよび真理値表を 表 8-16 に示します。

表 8-16. ローサイド負荷のオフ状態診断表 - 独立モード

ユーザー入力					OLP の設定				OLP_CMP 出力			
DIAG ピン	S_DIAG ビット	nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	CMP REF	選択された出力	正常	開放	短絡
LVL2, LVL6	2'b01	1	1	1	未使用	R _{OLP_PU}	Hi-Z	V _{OLP_REFH}	OUT1	L	H	H
LVL3, LVL4	2'b11	1	1	1	未使用	R _{OLP_PD}	Hi-Z	V _{OLP_REFL}	OUT1	L	L	H
LVL2, LVL6	2'b01	1	1	0	1	Hi-Z	R _{OLP_PU}	V _{OLP_REFH}	OUT2	L	H	H
LVL3, LVL4	2'b11	1	1	0	1	Hi-Z	R _{OLP_PD}	V _{OLP_REFL}	OUT2	L	L	H

独立モードのハイサイド負荷について、フォルトがないシナリオおよびフォルト・シナリオに対する OLP の組み合わせおよび真理値表を 表 8-17 に示します。

表 8-17. ハイサイド負荷のオフ状態診断表 - 独立モード

ユーザー入力						OLP の設定				OLP_CMP 出力		
DIAG ピン	S_DIAG ビット	nSLEEP	DRVOFF	EN/IN1	PH/IN2	OUT1	OUT2	CMP REF	選択された出力	正常	開放	短絡
LVL2, LVL6	2'b01	1	1	1	未使用	R _{OLP_PU}	Hi-Z	V _{OLP_REF_H}	OUT1	H	H	L
LVL3, LVL4	2'b11	1	1	1	未使用	R _{OLP_PD}	Hi-Z	V _{OLP_REF_L}	OUT1	H	L	L
LVL2, LVL6	2'b01	1	1	0	1	Hi-Z	R _{OLP_PU}	V _{OLP_REF_H}	OUT2	H	H	L
LVL3, LVL4	2'b11	1	1	0	1	Hi-Z	R _{OLP_PD}	V _{OLP_REF_L}	OUT2	H	L	L

8.3.4.4 オン状態診断 (OLA) - SPI バリエーションのみ

- デバイスの状態: アクティブ - ハイサイド還流
- メカニズムおよびスレッシュホールド: オン状態診断 (OLA) により、ハイサイド還流時にアクティブ状態での開放負荷検出が可能です。このハイサイド負荷には、VM に直接接続されるもの、または、もう一方のハーフブリッジのハイサイド FET を経由するものが含まれます。PWM スwitching 遷移中、LS FET がオフになると、誘導性負荷電流が HS ボディ・ダイオードを通じて VM に還流します。HS FET がオンになる前、短時間のデッドタイム中に、デバイスは、VM を超える電圧スパイクが OUTx で発生するかどうかを検知します。この電圧スパイクが観測されるためには、この負荷電流は、FET ドライバによってアサートされる出力のプルダウン電流 (I_{PD_OLA}) よりも大きくなる必要があります。この電圧スパイクが存在しない還流スウィッチング・サイクルが「3 回」連続する場合、負荷インダクタンスの喪失または負荷抵抗の増加を意味しており、OLA フォルトとして検出されます。
- 動作:
 - nFAULT ピンは LOW にアサート
 - 出力 - 通常機能を維持
 - IPROPI ピン - 通常機能を維持
- 再試行とラッチのいずれかに応答を設定可能再試行設定では、還流スウィッチング・サイクル中に電圧スパイクが「3 回」連続して検出されると、OLA フォルトが自動的にクリアされます。

この監視は選択可能であり、無効にできます。

注

1. OLA は、ローサイド負荷 (ローサイド還流) ではサポートされていません。
2. CLR_FAULT コマンド は、指令された方向がフォルトの検出されたときの方向と一致している場合のみ、このフォルト (STATUS1 レジスタに記録) をクリアできます。




図 8-7. オン状態診断

8.3.4.5 VM 過電圧監視

- デバイスの状態: スタンバイ、アクティブ
- メカニズムおよびスレッシュホールド: VM ピンの電源電圧が V_{VMOV} で設定されたスレッシュホールドを上回る状態になり、その時間が t_{VMOV} を超えると、VM 過電圧フォルトが検出されます。
- 動作:
 - nFAULT ピンは LOW にアサート
 - 出力 - 通常機能を維持
 - IPROPI ピン - 通常機能を維持
- 再試行とラッチのいずれかに応答を設定可能

SPI バリエーションでは、この監視は選択可能でありディセーブルにできます。また、スレッシュホールドも構成可能です。[CONFIG1](#) レジスタを参照してください。

8.3.4.6 VM 低電圧監視

- デバイスの状態: スタンバイ、アクティブ
- メカニズムおよびスレッシュホールド: VM ピンの電源電圧が V_{VMUV} で設定されたスレッシュホールドを下回る状態になり、その時間が t_{VMUV} を超えると、VM 低電圧フォルトが検出されます。
- 動作:
 - nFAULT ピンは LOW にアサート
 - OUTx はいずれも Hi-Z
 - IPROPI ピンは Hi-Z
- HW および SPI (S) バリエーション: 応答設定は再試行に固定
- SPI (P) バリエーションのみ: 再試行とラッチのいずれかに応答を設定可能
- 再試行時間は VM 低電圧状態の回復にのみ依存し、 t_{RETRY} および t_{CLEAR} とは無関係

8.3.4.7 パワーオンリセット (POR)

- デバイスの状態: すべて
- メカニズムおよびスレッシュホールド: ロジック電源の電圧が VDD_{POR_FALL} を下回る状態になり、その時間が t_{POR} を超えると、パワーオン・リセットが発生してデバイスがハード・リセットされます。
- 動作:
 - nFAULT ピンはアサート解除
 - OUTx はいずれも Hi-Z
 - IPROPI ピンは Hi-Z
 - この電源が VDD_{POR_RISE} レベルを上回るまで回復した場合、デバイスはウェークアップ初期化を実行し、nFAULT ピンが LOW にアサートされて、このリセットをユーザーに通知します ([「ウェークアップ遷移」](#)を参照)。

- HW および SPI (S) バリエント: ロジック電源が VM 電源から内部的に生成されるので、これらのスレッショルドは、 VM_{POR_FALL} および VM_{POR_RISE} となります。
- SPI (P) バリエントのみ: これらのスレッショルドは、VDD ピンの電圧 (VDD_{POR_FALL} および VDD_{POR_RISE}) に直接対応します。
- フォルト応答: 常に再試行。再試行時間は、外部電源がデバイス・ウェークアップを開始する条件に依存します。

8.3.4.8 イベントの優先順位

アクティブ状態で、2 つ以上のイベントが同時に発生する場合、デバイスは次の優先順位表に基づいてドライバの制御を割り当てます。

表 8-18. イベント優先順位表

イベント	優先順位
ユーザー・スリープ・コマンド	1
ユーザー入力: DRVOFF	2
過熱検出 (TSD)	3
過電流検出 (OCP) ⁽¹⁾	4
VM 低電圧検出 (VMUV)	5
ユーザー入力: EN/IN1、PH/IN2 のいずれかまたは両方	6
ITRIP レギュレーションによる内部 PWM 制御	7
VM 過電圧検出 (VMOV) ⁽²⁾	8
オン状態フォルト検出 (OLA - SPI バリエントのみ) ⁽²⁾	9

- (1) デバイスが OCP イベントの確認を待っているとき (t_{OCP} の間待ち) に、OCP イベントよりも優先順位の低いイベントが発生した場合、OCP イベントを検出できるようにするため、デバイスは他のイベントの処理を最大 t_{OCP} まで遅延させることがあります。
- (2) このフォルト・イベントによって $OUTx$ が変化することはないので、この場合の優先順位は「無関係 (Don't care)」です。

8.4 デバイスの機能状態

このデバイスには、3 つの状態があります。

- スリープ
- スタンバイ
- アクティブ




図 8-8. 状態遷移図による説明

これらの状態について以下のセクションで説明します。

8.4.1 スリープ状態

この状態は、nSLEEP ピンが LOW にアサートされている時間が t_{SLEEP} を超えたとき、または VDD ピンの電圧が VDD_{POR_FALL} 未満であるときに発生します。

これは、デバイスのディープ・スリープ低消費電力 (ISLEEP) 状態であり、ウェークアップ・コマンドを除いてすべての機能が実行されません。ドライバは、ハイ・インピーダンスになります。内部電源レール (5V、その他) はオフになります。この状態のとき、nFAULT ピンはアサート解除されます。 t_{SLEEP} (HW バリエーションの場合) または t_{SLEEP_SPI} (SPI (S) バリエーションの場合) よりも長い時間 nSLEEP ピンがアサートされている場合、デバイスは、スタンバイ状態またはアクティブ状態からこの状態に移行します。

8.4.2 スタンバイ状態

この状態になるのは次の場合です。すべてのモードで DRVOFF = 1'b0 で、nSLEEP ピンが HIGH にアサートされるかまたは VDD ピンの電圧が VDD_{POR_RISE} を上回る場合。さらに PWM モードで、IN1 / EN と IN2/PH の両方が 1'b1 の場合。この状態では、デバイスはパワーアップされたままで (I_{STANDBY})、ドライバは Hi-Z になり、nFAULT はアサート解除されます。デバイスは、指令されたときにアクティブ状態またはスリープ状態に移行する準備ができています。オフ状態診断 (OLP) は、イネーブルの場合、この状態で実行されます。

8.4.3 スタンバイ状態へのウェークアップ

以下に示す場合に、デバイスはスリープ状態からスタンバイ状態への遷移を開始します。

- nSLEEP ピンが t_{WAKE} より長い時間にわたって HIGH になっているとき、あるいは
- VM 電源 > VM_{POR_RISE} または VDD 電源 > VDD_{POR_RISE} となって、パワーアップを示すために内部 POR が解除されたとき

デバイスは、初期化シーケンスを実行して内部レジスタをロードし、以下に示すシーケンスに従ってすべてのブロックをウェークアップします。

- ウェークアップから一定時間 t_{COM} 経過すると、デバイスは通信できるようになります。これは、nFAULT ピンが LOW にアサートされることにより通知されます。
- 時間 t_{READY} が経過すると、デバイスのウェークアップが完了します。
- この時点以降、ウェークアップに対するコントローラからのアクノリッジとして、デバイスが nSLEEP リセット・パルス (HW バリエーションの場合) または SPI 経由で CLR_FAULT コマンド (SPI バリエーションの場合) を受信すると、デバイスはスタンバイ状態に移行します。これは、nFAULT ピンがアサート解除されることにより通知されます。ドライバーはこの時点までハイ・インピーダンスに保持されます。
- この時点から、デバイスは、設定されている各モードの真理値表に基づいてブリッジを駆動する用意ができています。

説明図については、[ウェークアップ遷移波形](#)を参照してください。

8.4.4 アクティブ状態

この状態では、本デバイスは、今までのセクションで説明したように、他の入力によって制御されるドライバとともに完全に機能します。すべての保護機能は、nFAULT ピンでのフォルト信号通知とともに完全に機能します。SPI 通信が利用可能です。デバイスがこの状態に遷移できるのは、スタンバイ状態からのみです。

8.4.5 nSLEEP リセット・パルス (HW バリエーションのみ)

nSLEEP ピンによるコントローラからデバイスへの特別な通信信号で、HW バリエーションでのみ使用できます。これは次の目的で使用されます。

- スリープ状態からスタンバイ状態へ、またはパワーアップからスタンバイ状態へ移行するとき、アサートされた nFAULT に対するアクノリッジ
- フォルト応答がラッチ設定になっているとき、デバイスを強制的にスリープにしたり、他の機能に影響を与えたりせずに、ラッチされたフォルトをクリア (SPI バリエーションの CLR_FAULT コマンドと同等)

この nSLEEP パルスは、nSLEEP のデグリッチ時間 t_{RESET} 時間よりも長く、かつ t_{SLEEP} 時間よりも短くする必要があります (以下に示す [表 8-19](#) のケース #3 を参照)。

表 8-19. nSLEEP タイミング (HW バリエーションのみ)

ケース番号	ウィンドウ開始時間	ウィンドウ終了時間	コマンドの意味	
			フォルトをクリア	スリープ
1	0	t_{RESET} の最小値	なし	なし
2	t_{RESET} の最小値	t_{RESET} の最大値	不定	なし
3	t_{RESET} の最大値	t_{SLEEP} の最小値	あり	なし
4	t_{SLEEP} の最小値	t_{SLEEP} の最大値	あり	不定
5	t_{SLEEP} の最大値	無制限	あり	あり




図 8-9. nSLEEP パルスのシナリオ

8.5 プログラミング - SPI バリエーションのみ

8.5.1 SPI インターフェイス

SPI バリエーションは、全二重の 4 線式同期通信を備えており、デバイスの構成や動作パラメータの設定、デバイスからの診断情報の読み出しに使用します。SPI は、ペリフェラル・モードで動作し、コントローラに接続します。シリアル・データ入力 (SDI) ワードの構成は、16 ビットのワード、8 ビットのコマンド (A1)、8 ビットのデータ (D1) となっています。シリアル・データ出力 (SDO) ワードの構成は、FAULT_SUMMARY バイト (S1)、その後にはレポート・バイト (R1) です。レポート・バイトは、読み出しコマンドでアクセスする場合はレジスタ・データ、書き込みコマンドの場合はヌルです。MCU と SPI ペリフェラル・ドライバ間のデータ・シーケンス 図 8-10 を示します。




図 8-10. SPI データ - 標準「16 ビット」フレーム

有効なフレームは以下の条件を満たしていなければなりません。

- SCLK ピンは、nSCS ピンが HIGH から LOW、および LOW から HIGH に遷移するとき、LOW になっている必要がある。
- nSCS ピンは、ワードとワードの間では HIGH にプルアップされている必要がある。
- nSCS ピンが HIGH にプルアップされているときは、SCLK ピンおよび SDI ピンのすべての信号が無視され、SDO ピンが Hi-Z 状態になる。
- デバイスからの SDO データは SCLK の立ち上がりエッジで伝搬され、SDI 上のデータは SCLK の次の立ち下がりエッジでデバイスによってキャプチャされる。
- 最上位ビット (MSB) が最初にシフト・イン / シフト・アウトされる。
- 標準フレームで有効なトランザクションを実行するには、16 SCLK サイクルが完全に発生する必要がある。また、デジタイズ・チェーン・フレームに「n」個のペリフェラル・デバイスが接続されているとき、有効なトランザクションを得るには $16 + (n \times 16)$ の SCLK サイクルが発生しなければならない。それ以外の場合には、フレーム・エラー (SPI_ERR) が報告され、書き込み動作では、データは無視される。

8.5.2 標準フレーム

SDI 入力データ・ワードは 2 バイト長であり、以下のフォーマットで構成されています。

- コマンド・バイト (最初のバイト)
 - MSB ビットはフレームの種類を示します (標準フレームの場合、ビット B15 = 0)。
 - MSB の次のビット W0 は、読み取り / 書き込み動作を示します (ビット B14、書き込み = 0、読み取り = 1)。
 - 次に 6 つのアドレス・ビット A[5:0] (ビット B13~B8) が続きます。
- データ・バイト (2 番目のバイト)
 - 2 番目のバイトは、データ D[7:0] (ビット B7~B0) を示します。読み取り動作では、これらのビットは通常ヌル値に設定されます。書き込み動作では、アドレス指定されたレジスタのデータ値がこれらのビットに設定されます。

表 8-20. SDI - 標準フレーム・フォーマット

ビット	コマンド・バイト								データ・バイト							
	B15	B14	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	B0
データ	0	W0	A5	A4	A3	A2	A1	A0	D7	D6	D5	D4	D3	D2	D1	D0

SDO 出力データ・ワードは 2 バイト長であり、以下のフォーマットで構成されています。

- ステータス・バイト (最初のバイト)
 - MSB の 2 ビットは HIGH に固定 (B15、B14 = 1)
 - 次の 6 ビットは、FAULT SUMMARY レジスタ (B13:B8) の値が出力されます。
- レポート・バイト (2 番目のバイト)
 - 2 番目のバイト (B7:B0) は、読み出し動作 (W0 = 1) の場合、読もうとするレジスタの現在のデータであり、書き込みコマンド (W0 = 0) の場合、書き込まれるレジスタに存在するデータです。

表 8-21. SDO - 標準フレーム・フォーマット

ビット	ステータス・バイト								レポート・バイト							
	B15	B14	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	B3	B2	B1	B0
データ	1	1	FAULT	VMOV	VMUV	OCF	TSD	SPI_ERR	D7	D6	D5	D4	D3	D2	D1	D0

8.5.3 複数ペリフェラルに対する SPI インターフェイス

複数のデバイスをコントローラに接続するためには、デジタイズ・チェーンを使う方法と、使わない方法があります。デジタイズ・チェーンを使用せずに「n」個のデバイスをコントローラに接続する場合は、[図 8-11](#) に示すように、nSCS ピンのためにコントローラ側で「n」個の I/O リソースを利用する必要があります。これに対して、デジタイズ・チェーン構成を使用する場合は、単一の nSCS ラインを使って複数のデバイスを接続できます。[図 8-12](#)




図 8-11. デジタイズ・チェーンを使わない SPI 動作




図 8-12. デジタイズ・チェーンを使った SPI 動作

8.5.3.1 複数のペリフェラルに対するデジター・チェーン・フレーム

複数のデバイスが同じ MCU と通信する場合に、デバイスをデジター・チェーン構成で接続することで GPIO ポートを節約できます。図 8-13 は、そのトポロジと波形を示しています。ここで、デジター・チェーン接続されているペリフェラル「n」の数は 3 になっています。この方法で最大 63 個のデバイスを接続できます。




図 8-13. デジター・チェーン SPI 動作

この場合、コントローラから送信される SDI は次の形式になります (図 8-13 の SDI1 を参照)。

- 2 バイトのヘッダー (HDR1、HDR2)
- チェーン内で最も遠いペリフェラルから始まる「n」バイトの**コマンド・バイト** (この例では A3、A2、A1)
- チェーン内で最も遠いペリフェラルから始まる「n」バイトの**データ・バイト** (この例では D3、D2、D1)
- 合計 $2 \times n + 2$ バイト

データがチェーンを通過して送信されると、コントローラはそれを次の形式で受信します (図 8-13 の SDO3 を参照)。

- チェーン内で最も遠いペリフェラルから始まる 3 バイトの**ステータス・バイト** (この例では S3、S2、S1)
- 前に送信された 2 バイトのヘッダー (HDR1、HDR2)
- チェーン内の最も遠いペリフェラルから始まる 3 バイトの**レポート・バイト** (この例では R3、R2、R1)

ヘッダ・バイトは、デジター・チェーン SPI 通信の開始時にアサートされる特別なバイトです。ヘッダ・バイトは、先頭の 2 ビットが 1 と 0 で始まる必要があります。

最初のヘッダ・バイト (HDR1) には、デジター・チェーン内のペリフェラル・デバイスの総数に関する情報が含まれます。N5~N0 は、[図 8-14](#) のようにチェーン内のデバイスの数を示す 6 ビットの値です。各デジター・チェーン接続に、最大 63 個のデバイスを直列に接続できます。ペリフェラルの数 = 0 は許容されず、SPI_ERR フラグが立てられます。

2 番目のヘッダ・バイト (HDR2) には、グローバルな CLR_FAULT コマンドが含まれており、チップ・セレクト (nSCS) 信号の立ち上がりエッジですべてのデバイスのフォルト・レジスタをクリアします。HDR2 レジスタの後続 5 ビットは、SPARE (予備) となっています (冗長ビット)。これらのデータは、MCU でデジター・チェーン接続の整合性を判定するために使用できます。




図 8-14. ヘッダ・バイト

さらに、このデバイスは、先頭の 2 ビットが 1 と 1 で始まるバイトを「パス」バイトとして認識します。「パス」バイトはデバイスによって処理されませんが、単に SDO 上で次のバイトとして送信されます。

データがデバイスを通る際、デバイスは最初のヘッダ・バイトの前に受信したステータス・バイトの数を数えることで、チェーン内の自身の位置を判断します。たとえば、この 3 デバイス構成でチェーン内のデバイス 2 は、2 つのヘッダ・バイトを受信する前に、2 つのステータス・バイトを受信します。

ステータス・バイトが 2 つなので、チェーン内の位置が 2 番目であることがわかります。また、HDR2 バイトから、チェーン内に接続されているデバイスの数がわかります。このようにして、そのデバイスに対応するアドレスおよびデータ・バイトのみをバッファに読み込み、その他のビットは無視してバイパスします。このプロトコルは、チェーン接続した最大 63 台のデバイスのシステムにレイテンシを追加せずに高速な通信を可能にします。

コマンド、データ、ステータス、およびレポート・バイトは、「標準フレーム形式」で説明されているものと同じです。

8.6 レジスタ・マップ - SPI バリエーションのみ

このセクションでは、デバイス内にある、ユーザーが構成可能なレジスタについて説明します。

注

デバイスで SPI 通信が利用可能なときには、いつでもレジスタへの書き込みが可能ですが、負荷が駆動されている間にアクティブ状態でレジスタを更新する際には注意が必要です。これは、重要なデバイス構成を制御する **S_MODE** および **S_DIAG** などの設定で特に重要です。レジスタへの意図しない書き込みを防止するため、このデバイスは、**COMMAND** レジスタの **REG_LOCK** ビットによるロック・メカニズムを備えており、設定可能なすべてのレジスタの内容をロックできます。ベスト・プラクティスとしては、初期化の際にすべての構成可能なレジスタに書き込み、次にこれらの設定をロックすることです。出力制御用のランタイム・レジスタ書き込みは、**SPI_IN** レジスタによって処理されます。このレジスタは、**SPI_IN_LOCK** ビットによる専用の個別ロック・メカニズムを備えています。

8.6.1 ユーザー・レジスタ

次の表に、ユーザーがアクセスできるすべてのレジスタを示します。この表に記載されていないレジスタのアドレスは、すべて「予約済み」と見なされ、この空間へのアクセスはブロックされます。そのようなレジスタにアクセスすると、SPI_ERR が発生します。

表 8-22. ユーザー・レジスタ

名称	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	タイプ ⁽²⁾	アドレス
DEVICE_ID	DEV_ID[5]	DEV_ID[4]	DEV_ID[3]	DEV_ID[2]	DEV_ID[1]	DEV_ID[0]	REV_ID[1]	REV_ID[0]	R	00h
FAULT_SUMMARY	SPI_ERR ⁽³⁾	POR	FAULT	VMOV	VMUV	OCP	TSD	OLA ⁽³⁾	R	01h
STATUS1	OLA1	OLA2	ITRIP_CMP	ACTIVE	OCP_H1	OCP_L1	OCP_H2	OCP_L2	R	02h
STATUS2	DRVOFF_STAT	N/A ⁽⁴⁾	N/A ⁽⁴⁾	ACTIVE	N/A ⁽⁴⁾	N/A ⁽⁴⁾	N/A ⁽⁴⁾	OLP_CMP	R	03h
COMMAND	CLR_FLT	N/A ⁽⁴⁾	N/A ⁽⁴⁾	SPI_IN_LOCK[1]	SPI_IN_LOCK[0] (1)	N/A ⁽⁴⁾	REG_LOCK[1]	REG_LOCK[0] ⁽¹⁾	R/W	08h
SPI_IN	N/A ⁽⁴⁾	N/A ⁽⁴⁾	N/A ⁽⁴⁾	N/A ⁽⁴⁾	S_DRVOFF ⁽¹⁾	S_DRVOFF2 ⁽¹⁾	S_EN_IN1	S_PH_IN2	R/W	09h
CONFIG1	EN_OLA	VMOV_SEL[1]	VMOV_SEL[0]	SSC_DIS ⁽¹⁾	OCP_RETRY	TSD_RETRY	VMOV_RETRY	OLA_RETRY	R/W	0Ah
CONFIG2	PWM_EXTEND	S_DIAG[1]	S_DIAG[0]	N/A ⁽⁴⁾	N/A ⁽⁴⁾	S_ITRIP[2]	S_ITRIP[1]	S_ITRIP[0]	R/W	0Bh
CONFIG3	TOFF[1]	TOFF[0] ⁽¹⁾	N/A ⁽⁴⁾	S_SR[2]	S_SR[1]	S_SR[0]	S_MODE[1]	S_MODE[0]	R/W	0Ch
CONFIG4	TOCP_SEL[1]	TOCP_SEL[0]	N/A ⁽⁴⁾	OCP_SEL[1]	OCP_SEL[0]	DRVOFF_SEL ⁽¹⁾	EN_IN1_SEL	PH_IN2_SEL	R/W	0Dh

(1) リセット時、デフォルトで 1b に設定。その他はリセット時、デフォルトで 0b に設定。

(2) R = 読み出し専用、R/W = 読み出し / 書き込み

(3) OLA は、すべての SPI フレームについて、SDO 応答の最初のバイトでは、SPI_ERR に置き換えられています。SDO - 標準フレーム・フォーマットを参照してください。

(4) N/A = 利用不可 (このビットを読み出すと 0b になります)

DRV8243-Q1

JAJSN6C – DECEMBER 2021 – REVISED AUGUST 2022

8.6.1.1 DEVICE_ID レジスタ (アドレス = 00h)

ユーザー・レジスタ表に戻ります。

デバイス	DEVICE_ID の値
DRV8243S-Q1	32h
DRV8244S-Q1	42h
DRV8245S-Q1	52h
DRV8243P-Q1	36h
DRV8244P-Q1	46h
DRV8245P-Q1	56h

8.6.1.2 FAULT_SUMMARY レジスタ (アドレス = 01h) [リセット = 40h]

ユーザー・レジスタ表に戻ります。

ビット	フィールド	タイプ	リセット	説明
7	SPI_ERR	R	0b	1b は前の SPI フレームで SPI 通信フォルトが発生したことを示します。
6	POR	R	1b	1b は、パワーオンリセットが検出されたことを示します。
5	FAULT	R	0b	SPI-ERR、POR、VMOV、VMUV、OCP、TSD、OLA のロジック OR
4	VMOV	R	0b	1b は、VM 過電圧が検出されたことを示します。スレッシュホールドを変更するか、または診断をディセーブルにするには、 VMOV_SEL を参照してください。また、フォルト応答を設定するには、 VMOV_RETRY を参照してください。
3	VMUV	R	0b	1b は、VM 低電圧が検出されたことを示します。
2	OCP	R	0b	1b は、1 つまたは複数のパワー FET で過電流が検出されたことを示します。スレッシュホールドおよびフィルタ時間を変更するには、 OCP_SEL 、 TOCP_SEL を参照してください。フォルト応答を設定するには、 OCP_RETRY を参照してください。
1	TSD	R	0b	1b は過熱が検出されたことを示します。フォルト応答を設定するには、 TSD_RETRY を参照してください。
0	OLA	R	0b	1b は、アクティブ状態のときに開放負荷状態が検出されたことを示します。診断をディセーブルにするには EN_OLA を、フォルト応答を設定するには OLA_RETRY を参照してください。

8.6.1.3 STATUS1 レジスタ (アドレス = 02h) [リセット = 00h]

ユーザー・レジスタ表に戻ります。

ビット	フィールド	タイプ	リセット	説明
7	OLA1	R	0b	1b は、アクティブ状態のときに OUT1 で開放負荷状態が検出されたことを示します

ビット	フィールド	タイプ	リセット	説明
6	OLA2	R	0b	1b は、アクティブ状態のときに OUT2 で開放負荷状態が検出されたことを示します
5	ITRIP_CMP	R	0b	1b は、負荷電流が ITRIP レギュレーション・レベルに達したことを示します。
4	ACTIVE	R	0b	1b は、デバイスがアクティブ状態であることを示します
3	OCP_H1	R	0b	1b は、OUT1 のハイサイド FET で過電流 (GND への短絡) が検出されたことを示します
2	OCP_L1	R	0b	1b は、OUT1 のローサイド FET で過電流 (VM への短絡) が検出されたことを示します
1	OCP_H2	R	0b	1b は、OUT2 のハイサイド FET で過電流 (GND への短絡) が検出されたことを示します
0	OCP_L2	R	0b	1b は、OUT2 のローサイド FET で過電流 (VM への短絡) が検出されたことを示します

8.6.1.4 STATUS2 レジスタ (アドレス = 03h) [リセット = 80h]

[ユーザー・レジスタ表](#)に戻ります。

ビット	フィールド	タイプ	リセット	説明
7	DRVOFF_STAT	R	1b	このビットは、DRVOFF ピンの状態を示します。1b は、ピンの状態が HIGH であることを意味します。
6, 5	N/A	R	0b	使用不可
4	アクティブ	R	0b	1b は、デバイスがアクティブ状態であることを示します (STATUS1 のビット 4 のコピー)
3, 2, 1	N/A	R	0b	使用不可
0	OLP_CMP	R	0b	このビットは、オフ状態診断 (OLP) コンパレータの出力です。

8.6.1.5 COMMAND レジスタ (アドレス = 08h) [リセット = 09h]

[ユーザー・レジスタ表](#)に戻ります。

ビット	フィールド	タイプ	リセット	説明
7	CLR_FLT	R/W	0b	クリア・フォルト・コマンド - 1b を書き込むと、フォルト・レジスタで報告されたすべてのフォルトがクリアされ、nFAULT ピンがアサート解除されます
6-5	N/A	R	0b	使用不可
4-3	SPI_IN_LOCK	R/W	01b	10b を書き込むと、SPI_IN レジスタのロックを解除します 01b または 00b または 11b を書き込むと、SPI_IN レジスタをロックします SPI_IN レジスタは、デフォルトでロックされています。
2	N/A	R	0b	使用不可

ビット	フィールド	タイプ	リセット	説明
1-0	REG_LOCK	R/W	01b	10b を書き込むと、CONFIG レジスタをロックします 01b または 00b または 11b を書き込むと、CONFIG レジスタをロック解除します CONFIG レジスタは、デフォルトでロック解除されています。

8.6.1.6 SPI_IN レジスタ (アドレス = 09h) [リセット = 0Ch]

ユーザー・レジスタ表に戻ります。

ビット	フィールド	タイプ	リセット	説明
7-4	N/A	R	0b	使用不可
3	S_DRVOFF	R/W	1b	SPI_IN がロックされていない場合、DRVOFF ピンと等価なレジスタ・ビットです。レジスタ・ピン制御セクションを参照してください。独立モードでは、このビットはハーフブリッジ 1 をシャットオフします。
2	S_DRVOFF2	R/W	1b	SPI_IN がロックされていない場合に、独立モードでハーフブリッジ 2 をシャットオフするためのレジスタ・ビットです。レジスタ・ピン制御セクションを参照してください。
1	S_EN_IN1	R/W	0b	SPI_IN がロックされていない場合、EN/IN1 ピンと等価なレジスタ・ビットです。レジスタ・ピン制御セクションを参照してください。
0	S_PH_IN2	R/W	0b	SPI_IN がロックされていない場合、PH/IN2 ピンと等価なレジスタ・ビットです。レジスタ・ピン制御セクションを参照してください。

8.6.1.7 CONFIG1 レジスタ (アドレス = 0Ah) [リセット = 10h]

ユーザー・レジスタ表に戻ります。

ビット	フィールド	タイプ	リセット	説明
7	EN_OLA	R/W	0b	1b を書き込むと、アクティブ状態で開放負荷検出をイネーブルにします。独立モードでは、ローサイド負荷に対して OLA は常にディセーブルになっています。DIAG セクションを参照してください。
6-5	VMOV_SEL	R/W	0b	VM 過電圧診断のスレッシュホールドを決定します 00b = VM > 35V 01b = VM > 28V 10b = VM > 18V 11b = VMOV ディセーブル
4	SSC_DIS	R/W	1b	0b: スペクトラム拡散クロック機能をイネーブルにします
3	OCP_RETRY	R/W	0b	1b を書き込むと、過電流検出を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。

ビット	フィールド	タイプ	リセット	説明
2	TSD_RETRY	R/W	0b	1b を書き込むと、過熱検出を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。
1	VMOV_RETRY	R/W	0b	1b を書き込むと、VMOV 検出を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。 注 SPI (P) バリエーションの場合、このビットは VM 低電圧検出のフォルト応答も制御します。
0	OLA_RETRY	R/W	0b	1b を書き込むと、アクティブ状態での開放負荷検出を再試行するようにフォルト応答を構成します。それ以外の場合、フォルト応答はラッチされます。

8.6.1.8 CONFIG2 レジスタ (アドレス = 0Bh) [リセット = 00h]

ユーザー・レジスタ表に戻ります。

ビット	フィールド	タイプ	リセット	説明
7	PWM_EXTEND	R/W	0b	1b を書き込むと、PWM モードで追加の Hi-Z (コースト) 状態を利用できます。 - PWM 拡張表を参照
6-5	S_DIAG	R/W	0b	負荷タイプ表示 - DIAG 表を参照
4-3	N/A	R	0b	使用不可
2-0	S_ITRIP	R/W	0b	ITRIP レベル設定 - ITRIP 表を参照

8.6.1.9 CONFIG3 レジスタ (アドレス = 0Ch) [リセット = 40h]

ユーザー・レジスタ表に戻ります。

ビット	フィールド	タイプ	リセット	説明
7-6	TOFF	R/W	1b	ITRIP 電流レギュレーションで使用する Toff 時間 00b = 20µsec 01b = 30µsec 10b = 40µsec 11b = 50µsec
5	N/A	R	0b	使用不可
4-2	S_SR	R/W	0b	スルー・レート構成 - セクション 8.3.3.1 を参照
1-0	S_MODE	R/W	0b	デバイス・モード構成 - モード表を参照

8.6.1.10 CONFIG4 レジスタ (アドレス = 0Dh) [リセット = 04h]

[ユーザー・レジスタ表](#)に戻ります。

ビット	フィールド	タイプ	リセット	説明
7-6	TOCP_SEL	R/W	0b	過電流検出に対するフィルタ時間の設定 00b = 6 μ sec 01b = 3 μ sec 10b = 1.5 μ sec 11b = 最小 (約 0.2 μ sec)
5	N/A	R	0b	使用不可
4-3	OCP_SEL	R/W	0b	過電流検出に対するスレッショルドの設定 00b = 100% 設定 01b、11b = 50% 設定 10b = 75% 設定
2	DRVOFF_SEL	R/W	1b	DRVOFF ピン - レジスタ・ロジックの組み合わせ (SPI_IN がロックされていない場合) 0b = OR 1b = AND
1	EN_IN1_SEL	R/W	0b	EN/IN1 ピン - レジスタ・ロジックの組み合わせ (SPI_IN がロックされていない場合) 0b = OR 1b = AND
0	PH_IN2_SEL	R/W	0b	PH/IN2 ピン - レジスタ・ロジックの組み合わせ (SPI_IN2 がロックされていない場合) 0b = OR 1b = AND

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

DRV824x-Q1 ファミリーは、ハーフブリッジまたは H ブリッジ電力段構成を必要とする各種用途に使用できます。一般的なアプリケーション例としては、ブラシ付き DC モーター、ソレノイド、アクチュエータなどがあります。また、LED、抵抗素子、リレーなど多くの一般的な受動負荷の駆動にも利用できます。以下のアプリケーション例では、H ブリッジ・ドライバを必要とする双方向電流制御アプリケーションや、2 つのハーフブリッジ・ドライバを必要とするデュアル単方向電流制御アプリケーションで本デバイスを使用する方法を紹介します。

9.1.1 負荷の概要

表 9-1 に、各種の誘導性負荷に対するデバイス機能のユーティリティを示します。

表 9-1. 負荷の概要表

負荷タイプ	設定		デバイスの機能		
	デバイス	還流パス	スルーレート	電流センス	ITRIP レギュレーション
双方向モーターまたはソレノイド (1)	PH/EN または PWM モードの DRV824x	ハイサイド	フルレンジ	連続	有益
2 つの単方向モーターまたはローサイド・ソレノイド (片側は GND に接続)	独立モードの DRV824x (2)	ローサイド	制限あり(4)	不連続(3)	個別の負荷レギュレーションは不可能
2 つのハイサイド・ソレノイド (片側は VM に接続)	独立モードの DRV824x (2)	ハイサイド	フルレンジ	利用不可、外部ソリューションが必要	

- (1) ソレノイド - クランプまたはクイック消磁が可能、クランプレベルは VM に依存
- (2) 個別の Hi-Z は SPI バリエーションのみサポート
- (3) 還流中および OUTx 電圧のスルー時間中 (t_{blank} を含む) には検出しない
- (4) 立ち上がりエッジのスルーレートはより高い設定値であっても $8V/\mu\text{sec}$ が上限




図 9-1. PWM または PH/EN モードの DRV824X-Q1 によるフルブリッジ・トポロジの説明図




図 9-2. 独立モードの DRV824X-Q1 デバイスで 2 つのローサイド負荷を個別に駆動するハーフ・ブリッジ・トポロジの説明図




図 9-3. 独立モードの DRV824X-Q1 デバイスで 2 つのハイサイド負荷を個別に駆動するハーフ・ブリッジ・トポロジの説明図

9.2 代表的なアプリケーション

以下の図は、ブラシ付き DC モーターまたは何らかの誘導性負荷をさまざまなモードで駆動するための代表的なアプリケーション回路図を示しています。これらの回路図にはいくつかの選択可能な接続があります。それぞれを以下に示します。

- nSLEEP ピン
 - SPI (S) バリエーション - スリープ機能が必要ないアプリケーションでは、このピンを HIGH に接続できます。
 - SPI (P) バリエーション - 該当なし
 - HW (H) バリエーション - スリープ機能が必要ない場合であっても、ピン制御は**必須**です。コントローラは、ウェークアップ時またはパワーアップ時に**リセット・パルス** (標準値: 30µs、 t_{reset} 最大値と t_{sleep} 最小値の間に限定) を発行する必要があります。
- DRVOFF ピン

- SPI (P) および SPI (S) バリエント - ピンでシャットオフする機能が必要ないアプリケーションでは、LOW に接続できます。これと等価なレジスタ・ビットを使用できます。
- EN/IN1 ピン
 - SPI (P) および SPI (S) バリエント - レジスタのみで制御する場合には、このピンを LOW に接続するか、またはフローティングのままにできます。
- PH/IN2 ピン
 - SPI (P) および SPI (S) バリエント - レジスタのみで制御する場合には、このピンを LOW に接続するか、またはフローティングのままにできます。
- OUT1 および OUT2 ピン
 - EMC の目的で、OUTx と GND の間、および OUTx 相互間の負荷付近に、コンデンサのための PCB フットプリントを追加することを推奨します。
- IPROPI ピン
 - すべてのバリエント - この出力の監視は任意です。また、ITRIP 機能および IPROPI 機能が不要な場合、IPROPI ピンを LOW に接続できます。必要に応じて、小型コンデンサ (10nF~100nF) のための PCB フットプリントを追加することを推奨します。
- nFAULT ピン
 - SPI (P) および SPI (S) バリエント - この出力の監視は任意です。すべての診断情報は、STATUS レジスタから読み取り可能です。
- SPI 入力ピン
 - SPI (P) および SPI (S) バリエント - 入力 (SDI、nSCS、SCLK) は、3.3V/5V レベル互換です。
- SPI SDO ピン
 - SPI (S) バリエント - SDO は nSLEEP ピン電圧に追従します。
 - SPI (P) バリエント - SDO は VDD ピン電圧に追従します。3.3V レベルのコントローラ入力と接続するには、レベルシフトまたは電流制限用の直列抵抗を推奨します。
- 設定用ピン
 - HW (H) バリエント - GND への短絡および Hi-Z レベルを選択する場合、抵抗は不要です。
 - MODE ピンの LVL1 および LVL3
 - SR、ITRIP、DIAG ピンの LVL1 および LVL6

9.2.1 HW バリエント




図 9-4. 代表的なアプリケーション回路図 - HVSSOP パッケージの HW バリエント




図 9-5. 代表的なアプリケーション回路図 - VQFN-HR パッケージの HW バリエーション

9.2.2 SPI バリエーション




図 9-6. 代表的なアプリケーション回路図 - HVSSOP パッケージの SPI (S) バリエーション




図 9-7. 代表的なアプリケーション回路図 - HVSSOP パッケージの SPI (P) バリエーション




図 9-8. 代表的なアプリケーション回路図 - VQFN-HR パッケージの SPI (S) バリエーション

10 電源に関する推奨事項

本デバイスは、4.5V～40V の入力電源電圧 (VM) 範囲で動作するように設計されています。VM 定格の 0.1 μ F セラミック・コンデンサを、本デバイスにできるだけ近づけて配置する必要があります。また、適切なサイズのパルク・コンデンサを VM ピンに配置する必要があります。

10.1 パルク容量の決定

パルク容量のサイズ決定は、モーター駆動システムの設計において重要な要素です。パルク容量が大きいほど有利ですが、その一方でコストと物理的なサイズが増加します。

必要なローカル容量値は、次のようなさまざまな要因で決まります。

- モーター・システムが必要とする最大電流
- 電源の容量、および電源の電流供給能力
- 電源とモーター・システムのための寄生インダクタンスの大きさ
- 許容される電圧リップル
- 使用するモーターの種類 (ブラシ付き DC、ブラシレス DC、ステッピング)
- モーターのブレーキ方式

電源とモーター駆動システムのためのインダクタンスにより、電源からの電流が変化する速度が制限されます。ローカル・パルク容量が小さすぎると、モーターに大電流を供給しようとする場合、または負荷ダンピングが発生した場合、システムの電圧が変動します。十分なパルク容量を使うことで、モーターの電圧は安定し、大電流を素早く供給できます。

データシートには推奨値が記載されていますが、パルク・コンデンサの容量が適切かどうかを判断するには、システム・レベルのテストが必要です。




図 10-1. 外部電源を使用したモーター駆動システムの構成例

モーターから電源にエネルギーが伝達される場合のマージンを確保するため、パルク・コンデンサの定格電圧は動作電圧より高くする必要があります。

11 レイアウト

11.1 レイアウトのガイドライン

低 ESR セラミック・バイパス・コンデンサ (VM に対応する定格電圧、推奨値 0.1 μ F) を使って、各 VM ピンをグラウンドにバイパスする必要があります。このコンデンサは VM ピンのできるだけ近くに配置し、太いパターンまたはグラウンド・プレーンでデバイスの GND ピンに接続する必要があります。

大電流パスをバイパスするために、追加のバルク・コンデンサが必要です。このバルク・コンデンサは、大電流パスの長さが最小となるよう配置する必要があります。接続用の金属パターンはできる限り幅広くし、PCB の層間を多数のビアで接続します。これらの手法により、インダクタンスが最小限に抑えられ、バルク・コンデンサが大電流を供給できるようになります。

SPI (P) デバイス・バリエントでは、低 ESR セラミック 6.3 V バイパス・コンデンサ (推奨値 0.1 μ F) を使って、VDD ピンをグラウンドにバイパスすることもできます。

11.2 レイアウト例

次の図は、リード付きパッケージ・デバイス用の 4cm x 4cm x 1.6mm、4 層 PCB のレイアウト例を示しています。4 層は、最上層および最下層に 2 オンスの銅箔、内層電源層に 1 オンスの銅箔を使用しており、サーマルビアはドリル径 0.3mm で 0.025 mm の銅メッキ、最小ビアピッチ 1mm となっています。リードなしの VQFN-HR パッケージにも、同じレイアウトを採用できます。4 cm x 4 cm x 1.6mm に対する [セクション 7.5.14](#) は、同様のレイアウトに基づいています。

注: このレイアウト例は、SSOP パッケージの DRV824xQ1 デバイスを使ったフル・ブリッジ・トポロジを示しています。




図 11-1. レイアウト例 : 4cm x 4cm x 1.6mm、4 層 PCB

12 デバイスおよびドキュメントのサポート

12.1 ドキュメントのサポート

12.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、[『Full Bridge Driver Junction Temperature Estimator』\(Excel ベースのワークシート\)](#) (英語)
- テキサス・インスツルメンツ、[『Calculating Motor Driver Power Dissipation』アプリケーション・レポート](#) (英語)
- テキサス・インスツルメンツ、[『Current Recirculation and Decay Modes』アプリケーション・レポート](#) (英語)
- テキサス・インスツルメンツ、[『PowerPAD™ Made Easy』アプリケーション・レポート](#) (英語)
- テキサス・インスツルメンツ、[『熱特性強化型パッケージ PowerPAD™』アプリケーション・レポート](#)
- テキサス・インスツルメンツ、[『Understanding Motor Driver Current Ratings』アプリケーション・レポート](#) (英語)
- テキサス・インスツルメンツ、[『モータ・ドライバの基板レイアウトのベスト・プラクティス』アプリケーション・レポート](#)

12.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](#) のデバイス製品フォルダを開いてください。右上の「アラートを受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

12.3 コミュニティ・リソース

12.4 商標

すべての商標は、それぞれの所有者に帰属します。

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
DRV8243HQDGQRQ1	Active	Production	HVSSOP (DGQ) 28	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	8243H
DRV8243HQRXYRQ1	Active	Production	VQFN-HR (RXY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	DRV8243H
DRV8243PQDGQRQ1	Active	Production	HVSSOP (DGQ) 28	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	8243P
DRV8243SQDGQRQ1	Active	Production	HVSSOP (DGQ) 28	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	8243S
DRV8243SQRXYRQ1	Active	Production	VQFN-HR (RXY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	DRV8243S

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
DRV8243HQDGQRQ1	HVSSOP	DGQ	28	2500	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
DRV8243HQRXYRQ1	VQFN-HR	RXY	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1
DRV8243PQDGQRQ1	HVSSOP	DGQ	28	2500	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
DRV8243SQDGQRQ1	HVSSOP	DGQ	28	2500	330.0	16.4	5.5	7.4	1.45	8.0	16.0	Q1
DRV8243SQRXYRQ1	VQFN-HR	RXY	14	3000	330.0	12.4	3.3	4.8	1.2	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
DRV8243HQDGQRQ1	HVSSOP	DGQ	28	2500	356.0	356.0	35.0
DRV8243HQRXYRQ1	VQFN-HR	RXY	14	3000	367.0	367.0	35.0
DRV8243PQDGQRQ1	HVSSOP	DGQ	28	2500	356.0	356.0	35.0
DRV8243SQDGQRQ1	HVSSOP	DGQ	28	2500	356.0	356.0	35.0
DRV8243SQRXYRQ1	VQFN-HR	RXY	14	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW


DGQ 28

HVSSOP - 1.1 mm max height

3 x 7.1, 0.5 mm pitch

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4226530/A


DGQ0028A



PACKAGE OUTLINE

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226237/A 10/2020

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGQ0028A

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGQ0028A

PowerPAD™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE
 BASED ON 0.125 mm THICK STENCIL
 SCALE: 12X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	1.84 X 5.52
0.125	1.65 X 4.94 (SHOWN)
0.15	1.51 X 4.51
0.175	1.39 X 4.18

4226237/A 10/2020

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.



4226096/B 03/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 18X



SOLDER MASK DETAILS

4226096/B 03/2022

NOTES: (continued)


3. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
4. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

VQFN-HR - 1 mm max height

RXY0014A

PLASTIC QUAD FLATPACK- NO LEAD



SOLDER PASTE EXAMPLE
 BASED ON 0.1 mm THICK STENCIL
 SCALE: 18X

4226096/B 03/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated