



ADS1255 ADS1256

JAJS003 WAS SBAS329

超低ノイズ 24ビット A/Dコンバータ

特 長

- 24ビット、ミッシング・コードなし - すべてのデータ・レートおよびPGAゲインにおいて
- 23ビットのノイズ・フリー分解能(最大)
- ±0.0010%の非直線性誤差(最大)
- データ出力周波数:30kSPS(最大)
- 高速チャネル・サイクリング
- 18.6ビットのノイズ・フリー(有効ビット21.3) 1.45kHz時
- シングルサイクルでセトリングするワンショット変換
- フレキシブルな入力マルチプレクサ センサー検出 機能つき
 - 4差動入力(ADS1256のみ)
 - 8シングルエンド入力(ADS1256のみ)
- チョッパ安定型入力バッファ
- 低ノイズPGA:27nV入力換算ノイズ
- 自己およびシステム・キャリブレーションすべての PGAゲイン設定に対して
- 5V印加可能なSPI™互換シリアル・インターフェイス
- アナログ電源電圧:5V
- デジタル電源電圧:1.8Vから3.6V
- 電力消費
 - 38mWの低消費電力ノーマル·モード時
 - 0.4mW スタンバイ·モード時

アプリケーション


- ウェイ・スケール
- 科学用機器
- 産業用プロセス制御
- 医療機器
- 試験および測定

解 説

ADS1255およびADS1256は、非常に低ノイズの24ビットA/D コンバータ(アナログ-トゥ-デジタル・コンバータ)です。両デバイ スともに、非常に困難なアプリケーションに対して、完璧な高分 解能測定ソリューションを提供します。

コンバータ部分は4次のデルタ-シグマ($\Delta \Sigma$)変調器と、それに続 くプログラマブル・デジタル・フィルタで構成されています。フレ キシブルな入力マルチプレクサは、差動あるいはシングルエンド の信号を取り扱うことができます。また、入力マルチプレクサに は、外部センサーが正しく接続されているか検証する回路が含ま れています。選択可能な入力バッファにより入力インピーダンス は十分高く、低ノイズのプログラマブル·ゲイン·アンプ(PGA)に より、1から64のバイナリ・ステップのゲインが得られます。ま た、プログラマブル・フィルタにより、最大23ビットのノイズ・フ リーな分解能と最高30kHzのデータ·レート(データ変換周波数、 単位はSPS)の間で、ユーザは最適な選択ができます。さらに両デ バイスは、多重化された入力を高速チャネル・サイクリングで測 定し、わずか1回のサイクル(シングル・サイクル)でセトリングす るワンショット変換も実行できます。

交信はSPI互換のシリアル・インターフェイスで行われ、2線式 の接続で動作します。また、内蔵のキャリブレーション回路によ り、全PGAゲイン設定のオフセットとゲイン誤差に対する、自己 およびシステムの両キャリブレーションをサポートします。さら に、双方向デジタルI/Oおよびクロック出力ドライバが、一般目 的用に提供されています。ADS1255のパッケージはSSOP-20であ り、ADS1256はSSOP-28になります。



この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料 を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。

資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。

製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を

ご確認下さい

TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわ らず、更新以前の情報に基づいて発生した問題や障害等につきましては如 何なる責任も負いません。



SBAS288 翻訳版

最新の英語版資料

http://www-s.ti.com/sc/techlit/ads1255.pdf

注文情報(1)

PRODUCT	PACKAGE-LEAD	PACKAGE DESIGNATOR	PACKAGE MARKING	ORDERING NUMBER	TRANSPORT MEDIA, QUANTITY		
ADS1255	SSOP-20	DB	ADS1255IDB	ADS1255IDBT	Tape and Reel, 250		
AD31255	55UP-20		AD31233IDB	ADS1255IDBR	Tape and Reel, 1000		
ADC1056	CCOD 00		SSOP-28 DB ADS1256IDB		ADS1256IDB	ADS1256IDBT	Tape and Reel, 250
ADS1256	SSUP-28	DB	AD912001DB	ADS1256IDBR	Tape and Reel, 1000		

⁽¹⁾ 最新の仕様およびパッケージに関する情報は、弊社ウェブサイトのwww.ti.comを参照願います。

絶対最大定格

over operating free-air temperature range unless otherwise $\mathsf{noted}^{(1)}$

		ADS1255, ADS1256	UNIT
AVDD t	o AGND	-0.3 to +6	V
DVDD to DGND		-0.3 to +3.6	٧
AGND 1	to DGND	-0.3 to +0.3	٧
Input Current		100, Momentary	mA
Input C	urrent	10, Continuous	mA
Analog	inputs to AGND	-0.3 to AVDD + 0.3	٧
Digital	DIN, SCLK, CS, RESET, SYNC/PDWN, XTAL1/CLKIN to DGND	-0.3 to +6	V
inputs	D0/CLKOUT, D1, D2, D3 to DGND	-0.3 to DVDD + 0.3	٧
Maximu	ım Junction Temperature	+150	°C
Operati	ng Temperature Range	-40 to +105	°C
Storage	Temperature Range	-60 to +150	°C
Lead Te	emperature (soldering, 10s)	+300	°C

⁽¹⁾ 上記の絶対最大定格以上のストレスを加えると、デバイスが永久破壊することがあります。また、デバイスを絶対最大定格の状態に長時間さらすと、その信頼性が低下することがあります。これらはストレスのみに関する定格であり、推奨動作条件を超える状態でのデバイスの機能動作を含むものではありません。



静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。



電気的特性

All specifications at -40°C to $+85^{\circ}\text{C}$, AVDD = +5V, DVDD = +1.8V, $f_{\text{CLKIN}} = 7.68\text{MHz}$, PGA = 1, and $V_{\text{REF}} = +2.5\text{V}$, unless otherwise noted.

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Analog Inputs					
Full-scale input voltage ($AIN_P - AIN_N$)		:	±2V _{REF} /PGA		V
Absolute input voltage	Buffer off	AGND - 0.1		AVDD + 0.1	V
(AIN0-7, AINCOM to AGND)	Buffer on	AGND		AVDD – 2.0	V
Programmable gain amplifier		1		64	
	Buffer off, PGA = 1, 2, 4, 8, 16		150/PGA		kΩ
Differential input impedance	Buffer off, PGA = 32, 64		4.7		kΩ
	Buffer on, f _{DATA} ≤ 50Hz ⁽¹⁾		80		MΩ
	SDCS[1:0] = 01		0.5		μΑ
Sensor detect current sources	SDCS[1:0] = 10		2		μΑ
	SDCS[1:0] = 11		10		μΑ
System Performance					
Resolution		24			Bit
No missing codes	All data rates and PGA settings	24			Bit
Data rate (f _{DATA})	f _{CLKIN} = 7.68MHz	2.5		30,000	SPS ⁽²⁾
Integral nonlinearity	Differential input, PGA = 1		±0.0003	±0.0010	%FSR ⁽³⁾
integral nonlinearity	Differential input, PGA = 64		±0.0007		%FSR
Offset error	After calibration	On the level of the noise			
Offset drift	PGA = 1		±100		nV/°C
Oliset driit	PGA = 64		±4		nV/°C
Gain error	After calibration, PGA = 1, Buffer on		±0.005		%
daiii eiioi	After calibration, PGA = 64, Buffer on		±0.03		%
Gain drift	PGA = 1		±0.8		ppm/°C
daiii diiit	PGA = 64		±0.8		ppm/°C
Common-mode rejection	$f_{CM}^{(4)} = 60Hz, f_{DATA} = 30kSPS^{(5)}$	95	110		dB
Noise		See	Noise Perfo	rmance Tables	
AVDD power-supply rejection	$\pm 5\%~\Delta$ in AVDD	60	70		dB
DVDD power-supply rejection	$\pm 10\%~\Delta$ in DVDD		100		dB
Voltage Reference Inputs		_			
Reference input voltage (V _{REF})	V _{REF} ≡ VREFP – VREFN	0.5	2.5	2.6	V
Negative reference input (VREFN)	Buffer off	AGND - 0.1		VREFP – 0.5	V
rvegative reference input (VTILI IV)	Buffer on ⁽⁶⁾	AGND		VREFP – 0.5	V
Positive reference input (VREFP)	Buffer off	VREFN + 0.5		AVDD + 0.1	V
Toshive reference input (VTIETT)	Buffer on ⁽⁶⁾	VREFN + 0.5		AVDD – 2.0	V
Voltage reference impedance	f _{CLKIN} = 7.68MHz		18.5		kΩ
Digital Input/Output					
V_{IH}	DIN, SCLK, XTAL1/CLKIN, SYNC/PDWN, CS, RESET	0.8 DVDD		5.25	V
*IH	D0/CLKOUT, D1, D2, D3	0.8 DVDD		DVDD	V
V _{IL}		DGND		0.2 DVDD	V
V _{OH}	I _{OH} = 5mA	0.8 DVDD			V
V _{OL}	I _{OL} = 5mA			0.2 DVDD	V
Input hysteresis			0.5		V
Input leakage	0 < V _{DIGITAL INPUT} < DVDD			±10	μΑ
Master clock rate	External crystal between XTAL1 and XTAL2	2	7.68	10	MHz
Wastel Clock late	External oscillator driving CLKIN	0.1	7.68	10	MHz



電気的特性(続き)

All specifications at -40° C to $+85^{\circ}$ C, AVDD = +5V, DVDD = +1.8V, $f_{CLKIN} = 7.68$ MHz, PGA = 1, and $V_{REF} = +2.5$ V, unless otherwise noted.

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Power-Supply					
AVDD		4.75		5.25	V
DVDD		1.8		3.6	V
	Power-down mode			2	μΑ
	Standby mode		20		μΑ
AVDD current	Normal mode, PGA = 1, Buffer off		7	10	mA
AVDD current	Normal mode, PGA = 64, Buffer off		16	22	mA
	Normal mode, PGA = 1, Buffer on		13	19	mA
	Normal mode, PGA = 64, Buffer on		36	50	mA
	Power-down mode			2	μΑ
DVDD current	Standby mode, CLKOUT off, DVDD = 3.3V		95		μΑ
	Normal mode, CLKOUT off, DVDD = 3.3V		0.9	2	mA
Danier dia dia state a	Normal mode, PGA = 1, Buffer off, DVDD = 3.3V		38	57	mW
Power dissipation	Standby mode, DVDD = 3.3V		0.4		mW
Temperature Range					
Specified		-40		+85	°C
Operating		-40		+105	°C
Storage		-60		+150	°C

⁽¹⁾ 入力インピーダンスに関する詳細な情報は、本文を参照願います。




⁽²⁾ SPS = サンプル/秒 (3) FSR = フルスケール・レンジ = 4V_{REF}/PGA

⁽⁴⁾ f_{CM}は同相入力信号の周波数。

⁽⁵⁾ デジタル·フィルタのノッチ周波数を60Hz(f_{DATA} = 60SPS, 30SPS, 15SPS, 10SPS, 5SPS, あるいは2.5SPS)にすると、この周波数での同相除去比はさらに改 善されます。

⁽⁶⁾ バッファ・オン時の基準電圧入力範囲は、自己キャリブレーションあるいはゲイン自己キャリブレーションを実施した場合に限ります。

ピン配置



ピン機能

NAME	TERMIN ADS1255	NAL NO. ADS1256	ANALOG/DIGITAL INPUT/OUTPUT	DESCRIPTION
AVDD	1	1	Analog	Analog power supply
AGND	2	2	Analog	Analog ground
VREFN	3	3	Analog input	Negative reference input
VREFP	4	4	Analog input	Positive reference input
AINCOM	5	5	Analog input	Analog input common
AIN0	6	6	Analog input	Analog input 0
AIN1	7	7	Analog input	Analog input 1
AIN2	_	8	Analog input	Analog input 2
AIN3	_	9	Analog input	Analog input 3
AIN4	_	10	Analog input	Analog input 4
AIN5	_	11	Analog input	Analog input 5
AIN6	_	12	Analog input	Analog input 6
AIN7	_	13	Analog input	Analog input 7
SYNC/PDWN	8	14	Digital input ⁽¹⁾⁽²⁾ : active low	Synchronization / power down input
RESET	9	15	Digital input ⁽¹⁾⁽²⁾ : active low	Reset input
DVDD	10	16	Digital	Digital power supply
DGND	11	17	Digital	Digital ground
XTAL2	12	18	Digital ⁽³⁾	Crystal oscillator connection
XTAL1/CLKIN	13	19	Digital/Digital input ⁽²⁾	Crystal oscillator connection / external clock input
CS	14	20	Digital input ⁽¹⁾⁽²⁾ : active low	Chip select
DRDY	15	21	Digital output: active low	Data ready output
DOUT	16	22	Digital output	Serial data output
DIN	17	23	Digital input ⁽¹⁾⁽²⁾	Serial data input
SCLK	18	24	Digital input ⁽¹⁾⁽²⁾	Serial clock input
D0/CLKOUT	19	25	Digital IO ⁽⁴⁾	Digital I/O 0 / clock output
D1	20	26	Digital IO ⁽⁴⁾	Digital I/O 1
D2		27	Digital IO ⁽⁴⁾	Digital I/O 2
D3	_	28	Digital IO ⁽⁴⁾	Digital I/O 3

- (2) 5Vを印加可能なデジタル入力。 (3) 外部クロック入力をXTAL1/CLKINに印加するときは、このピンをオープンにする。 (4) デジタルI/Oを入力に設定する場合、このピンはシュミット・トリガーのデジタル入力。



パラメータ測定資料




図1. シリアル·インターフェイスのタイミング

タイミング特性(図1)

SYMBOL	DESCRIPTION		MIN	MAX	UNIT
	COLK married				τ _{CLKIN} (1)
t ₁	SCLK period		10	τ _{DATA} (2)	
	CCLI/ nulse width, high	200		ns	
t _{2H}	SCLK pulse width: high		9	τ_{DATA}	
t _{2L}	SCLK pulse width: low		200		ns
t ₃	CS low to first SCLK: setup time ⁽³⁾		0		ns
t ₄	Valid DIN to SCLK falling edge: setup time	50		ns	
t ₅	Valid DIN to SCLK falling edge: hold time	50		ns	
t ₆	Delay from last SCLK edge for DIN to first SCLK rising ed	50		τ _{CLKIN}	
t ₇	SCLK rising edge to valid new DOUT: propagation delay(50	ns	
t ₈	SCLK rising edge to DOUT invalid: hold time		0		ns
t ₉	Last SCLK falling edge to DOUT high impedance NOTE: DOUT goes high impedance immediately when $\overline{\mathbf{C}}$	S goes high	6	10	^τ CLKIN
t ₁₀	CS low after final SCLK falling edge		0		ns
		RREG, WREG, RDATA	4		τ _{CLKIN}
t ₁₁	Final SCLK falling edge of command to first SCLK	RDATAC, RESET, SYNC	24		τ _{CLKIN}
-11	rising edge of next command. RDATAC, STANDBY, SELFOCAL, SY-SOCAL, SELFGCAL, SYSGCAL, SELFCAL			or DRDY to	go low

⁽¹⁾ τ_{CLKIN} = マスター・クロック周期 = 1/f_{CLKIN} (2) τ_{DATA} = 出力データ周期 = 1/f_{DATA} (3) ŌSはローレベルに固定可。 (5) DOUT負荷 = 20pF || 100kΩ対DGND。






図2. SCLKリセット・タイミング

タイミング特性(図2)

SYMBOL	DESCRIPTION	MIN	MAX	UNIT
t ₁₂	SCLK reset pattern, first high pulse	300	500	τ _{CLKIN} ⁽¹⁾
t ₁₃	SCLK reset pattern, low pulse	5		τ _{CLKIN}
t ₁₄	SCLK reset pattern, second high pulse	550	750	τ _{CLKIN}
t ₁₅	SCLK reset pattern, third high pulse	1050	1250	τ _{CLKIN}

⁽¹⁾ τ_{CLKIN} = マスター・クロック周期 = 1/ f_{CLKIN}




図3. RESETおよびSYNC/PDWNタイミング

タイミング特性(図3)

SYMBOL	DESCRIPTION	MIN	MAX	UNIT
t ₁₆	RESET, SYNC/PDWN, pulse width	4		τ _{CLKIN} ⁽¹⁾

(1) τ_{CLKIN} = マスター・クロック周期 = 1/ f_{CLKIN}




図4. DRDY</mark>更新タイミング

タイミング特性(図4)


SYMBOL	DESCRIPTION	MIN	MAX	UNIT
t ₁₇	Conversion data invalid while being updated (DRDY shown with no data retrieval)	16		τ _{CLKIN} (1)


(1) τ_{CLKIN} = マスター・クロック周期 = 1/f_{CLKIN}





代表的特性


 T_A = +25°C, AVDD = 5V, DVDD = 1.8V, f_{CLKIN} = 7.68MHz, PGA = 1, and V_{REF} = 2.5V, unless otherwise noted.




















代表的特性(続き)


 $T_{A} = +25^{\circ}C, \, AVDD = 5V, \, DVDD = 1.8V, \, f_{CLKIN} = 7.68MHz, \, PGA = 1, \, and \, \, V_{REF} = 2.5V, \, unless \, otherwise \, noted. \, The property of th$




















代表的特性(続き)


 $T_{A} = +25^{\circ}\text{C}, \text{ AVDD} = 5\text{V}, \text{ DVDD} = 1.8\text{V}, \\ f_{CLKIN} = 7.68\text{MHz}, \text{ PGA} = 1, \text{ and } V_{REF} = 2.5\text{V}, \text{ unless otherwise noted}.$
















概要

ADS1255およびADS1256は、非常に低ノイズなA/Dコンバータです。ADS1255は、1差動入力あるいは2シングルエンド入力をサポートし、2つの一般目的用デジタルI/Oがあります。ADS1256は、4差動入力あるいは8シングルエンド入力をサポートし、4つの一般目的用デジタルI/Oがあります。その他の点では両デバイスは同じであるため、ADS1255/6としてまとめて本データシートで述べております。

図5にADS1256のブロック図を示します。入力マルチプレクサにより、どの入力ピンをA/Dコンバータに接続するか選択します。また、入力マルチプレクサ内の選択可能な電流源により、外部センサーの開放あるいは短絡状態がチェックできます。オンチップの入力バッファは選択可能であり、最大80M Ω の入力インピーダンスにより、入力に接続する外部回路の負荷を大幅に低減します。低ノイズのPGAは、1,2,4,8,16,32,あるいは64のゲインを提供します。ADS1255/6のA/Dコンバータは、4次のデルタングマ($\Delta\Sigma$)変調器と、それに続くプログラマブル・デジタル・フィルタで構成されています。

この変調器は、増幅された差動入力信号 $V_{\rm IN}$ =(AIN $_{\rm P}$ - AIN $_{\rm N}$)を差動基準電圧 $V_{\rm REF}$ = (VREFP – VREFN)に対して測定します。差動基準電圧は内部的に2倍に拡大され、フルスケールの入力範囲は $\pm 2V_{\rm REF}$ になります(PGA = 1のとき)。

デジタル・フィルタは変調器の出力信号を受け、低ノイズのデジタル信号を出力します。フィルタのデータ・レート(データ変換周波数)は2.5SPSから30kSPSで可変であり、分解能と変換速度のトレードオフができます。

交信はSPI互換のシリアル・インターフェイスによって、ADS1255/6を制御する単純なコマンドのセットで行われます。オンチップのレジスタは、入力マルチプレクサ、センサー検出用電

流源、入力バッファのイネーブル、PGAゲイン、データ・レートなどの各種の設定情報を格納します。クロック源は、外部の水晶発振器あるいはクロック発振器のいずれかを使用できます。一般目的用デジタルI/Oは、最大4ピンまでの静的なリード/ライト制御を行います。そのうちの1ピンは、プログラマブルなクロック出力にも使用できます。

ノイズ特性

ADS1255/6は、データ・レートとPGAゲイン設定の調整を最適化して得られる、傑出したノイズ特性を提供します。データ・レートを下げてアベレージング回数を増すと、それに相応してノイズは低減します。低レベル信号を測定する場合、PGAにより入力換算ノイズは低くなります。表1から表6に、外部で入力を短絡したときの代表的なノイズ特性を要約します。これら全6表に次の条件を適用しています。すなわち、T=+25°C, AVDD = 5V, DVDD = 1.8V, $V_{REF}=2.5$ V, および $f_{CLKIN}=7.68$ MHzです。表1から表3では、デバイスの入力バッファをイネーブルにしています。表1は入力換算電圧ノイズを実効値で表しています。また、表2は分解能有効ビット数(ENOB)を示し、ノイズのデータを表1から使用しています。有効ビット数の定義は次の通りです。

$$ENOB = \frac{1n(FSR/RME \text{ Noise})}{1n(2)}$$

ここでFSRはフルスケール・レンジです。表3は分解能ノイズ・フリー・ビットを示します。これはENOBと同じ式で計算しますが、ノイズを実効値の代わりにピーク・ツー・ピーク値で表しています。表4から表6は同様のノイズのデータを示しますが、入力バッファがディスエーブルになっています。




図5. ブロック図



DATA RATE				PGA			
(SPS)	1	2	4	8	16	32	64
2.5	0.247	0.156	0.080	0.056	0.043	0.037	0.033
5	0.301	0.175	0.102	0.076	0.061	0.045	0.044
10	0.339	0.214	0.138	0.106	0.082	0.061	0.061
15	0.401	0.264	0.169	0.126	0.107	0.085	0.073
25	0.494	0.305	0.224	0.149	0.134	0.102	0.093
30	0.533	0.335	0.245	0.176	0.138	0.104	0.106
50	0.629	0.393	0.292	0.216	0.168	0.136	0.122
60	0.692	0.438	0.321	0.233	0.184	0.146	0.131
100	0.875	0.589	0.409	0.305	0.229	0.170	0.169
500	1.946	1.250	0.630	0.648	0.497	0.390	0.367
1000	2.931	1.891	1.325	1.070	0.689	0.512	0.486
2000	4.173	2.589	1.827	1.492	0.943	0.692	0.654
3750	5.394	3.460	2.376	1.865	1.224	0.912	0.906
7500	7.249	4.593	3.149	2.436	1.691	1.234	1.187
15,000	9.074	5.921	3.961	2.984	2.125	1.517	1.515
30,000	10.728	6.705	4.446	3.280	2.416	1.785	1.742

表1. 入力換算ノイズ(μV, 実効値) 入力バッファがオン

DATA RATE		PGA									
(SPS)	1	2	4	8	16	32	64				
2.5	25.3	24.9	24.9	24.4	23.8	23.0	22.2				
5	25.0	24.8	24.5	24.0	23.3	22.7	21.8				
10	24.8	24.5	24.1	23.5	22.9	22.3	21.3				
15	24.6	24.2	23.8	23.2	22.5	21.8	21.0				
25	24.3	24.0	23.4	23.0	22.2	21.5	20.7				
30	24.2	23.8	23.3	22.8	22.1	21.5	20.5				
50	23.9	23.6	23.0	22.5	21.8	21.1	20.3				
60	23.8	23.4	22.9	22.4	21.7	21.0	20.2				
100	23.4	23.0	22.5	22.0	21.4	20.8	19.8				
500	22.3	21.9	21.5	20.9	20.3	19.6	18.7				
1000	21.7	21.3	20.8	20.2	19.8	19.2	18.3				
2000	21.2	20.9	20.4	19.7	19.3	18.8	17.9				
3750	20.8	20.5	20.0	19.4	19.0	18.4	17.4				
7500	20.4	20.1	19.6	19.0	18.5	17.9	17.0				
15,000	20.1	19.7	19.3	18.7	18.2	17.7	16.7				
30,000	19.8	19.5	19.1	18.5	18.0	17.4	16.5				

表2. 有効ビット数(ENOB, 実効値) 入力バッファがオン

DATA RATE				PGA			
(SPS)	1	2	4	8	16	32	64
2.5	23.0	22.6	22.1	21.7	21.3	20.8	19.7
5	22.3	22.4	21.9	21.3	20.7	20.3	19.3
10	22.3	22.0	21.6	21.0	20.4	19.9	18.9
15	22.0	21.7	21.3	20.7	20.1	19.3	18.7
25	21.7	21.4	21.1	20.5	19.7	19.2	18.5
30	21.8	21.3	20.8	20.4	19.8	19.0	18.1
50	21.3	21.1	20.4	19.9	19.4	18.8	17.9
60	21.3	20.9	20.5	19.8	19.3	18.8	17.8
100	20.9	20.7	20.2	19.6	19.1	18.5	17.4
500	20.1	19.6	19.1	18.6	18.0	17.3	16.3
1000	19.0	18.6	18.1	17.5	17.2	16.5	15.6
2000	18.5	18.1	17.8	17.0	16.6	16.1	15.3
3750	18.1	17.8	17.3	16.6	16.2	15.7	14.7
7500	17.7	17.3	16.9	16.2	15.8	15.3	14.4
15,000	17.3	17.0	16.5	15.9	15.5	14.9	13.9
30,000	17.1	16.7	16.4	15.9	15.4	14.6	13.8

表3. ノイズ・フリー分解能(ビット, 実効値) 入力バッファがオン

DATA RATE		PGA					
(SPS)	1	2	4	8	16	32	64
2.5	0.247	0.149	0.097	0.058	0.036	0.031	0.027
5	0.275	0.176	0.109	0.070	0.046	0.039	0.038
10	0.338	0.201	0.129	0.084	0.063	0.048	0.047
15	0.401	0.221	0.150	0.109	0.070	0.063	0.057
25	0.485	0.279	0.177	0.136	0.093	0.076	0.076
30	0.559	0.315	0.202	0.142	0.107	0.093	0.082
50	0.644	0.390	0.238	0.187	0.129	0.108	0.103
60	0.688	0.417	0.281	0.204	0.134	0.109	0.111
100	0.815	0.530	0.360	0.233	0.169	0.123	0.122
500	1.957	1.148	0.772	0.531	0.375	0.276	0.259
1000	2.803	1.797	1.191	0.940	0.518	0.392	0.365
2000	4.025	2.444	1.615	1.310	0.700	0.526	0.461
3750	5.413	3.250	2.061	1.578	0.914	0.693	0.625
7500	7.017	4.143	2.722	1.998	1.241	0.914	0.857
15,000	8.862	5.432	3.378	2.411	1.569	1.149	1.051
30,000	10.341	6.137	3.873	2.775	1.805	1.313	1.211

表4. 入力換算ノイズ(µV, 実効値) 入力バッファがオフ

DATA RATE				PGA			
(SPS)	1	2	4	8	16	32	64
2.5	25.3	25.0	24.6	24.4	24.0	23.2	22.5
5	25.1	24.8	24.5	24.1	23.7	22.9	22.0
10	24.8	24.6	24.2	23.8	23.2	22.6	21.7
15	24.6	24.4	24.0	23.4	23.1	22.2	21.4
25	24.3	24.1	23.8	23.1	22.7	22.0	21.0
30	24.1	23.9	23.6	23.1	22.5	21.7	20.9
50	23.9	23.6	23.3	22.7	22.2	21.5	20.5
60	23.8	23.5	23.1	22.5	22.1	21.5	20.4
100	23.5	23.2	22.7	22.4	21.8	21.3	20.3
500	22.3	22.1	21.6	21.2	20.7	20.1	19.2
1000	21.8	21.4	21.0	20.3	20.2	19.6	18.7
2000	21.2	21.0	20.6	19.9	19.8	19.2	18.4
3750	20.8	20.6	20.2	19.6	19.4	18.8	17.9
7500	20.4	20.2	19.8	19.3	18.9	18.4	17.5
15,000	20.1	19.8	19.5	19.0	18.6	18.1	17.2
30,000	19.9	19.6	19.3	18.8	18.4	17.9	17.0

表5. 有効ビット数(ENOB, 実効値) 入力バッファがオフ

DATA RATE				PGA			
(SPS)	1	2	4	8	16	32	64
2.5	23.0	22.4	22.0	21.9	21.3	21.1	20.0
5	22.4	22.1	21.9	21.5	21.2	20.4	19.4
10	22.3	22.1	21.7	21.5	20.8	20.3	19.2
15	22.0	21.8	21.4	20.8	20.6	19.9	19.0
25	21.8	21.7	21.1	20.7	20.3	19.5	18.6
30	21.6	21.4	21.1	20.4	20.0	16.4	18.5
50	21.3	21.3	20.7	20.1	19.8	19.1	18.2
60	21.2	21.0	20.6	20.1	19.8	19.1	18.1
100	21.1	20.5	20.3	19.9	19.5	19.0	17.9
500	20.0	19.7	19.3	18.9	18.3	17.8	16.9
1000	19.0	18.7	18.4	17.7	17.5	16.9	15.9
2000	18.5	18.3	17.9	17.4	17.0	16.4	15.6
3750	18.1	17.8	17.5	17.0	16.7	16.1	15.2
7500	17.7	17.6	17.0	16.6	16.2	15.7	14.8
15,000	17.4	17.1	16.8	16.3	15.9	15.3	14.4
30,000	17.1	17.0	16.6	16.0	15.6	15.0	14.4

表6. ノイズ・フリー分解能(ビット, 実効値) 入力バッファがオフ



入力マルチプレクサ

図6に入力マルチプレクサの単純化した図を示します。このブロックはフレキシブルなので、全アナログ入力ピンはA/Dコンバータの差動入力のどちら側にも接続できます。すなわち、全ピンは正入力(AIN_P)を選択でき、同様に全ピンは負入力(AIN_N)も選択できます。入力ピンの選択はマルチプレクサ・レジスタが制御します。

ADS1256は9つのアナログ入力を提供します。この9入力は、4つの独立した差動入力、8つのシングルエンド入力、あるいは差動およびシングルエンドの組合せに設定できます。

ADS1255は3つのアナログ入力を提供します。この3入力は、1つの差動入力、あるいは2つのシングルエンド入力に設定できます。ADS1255の入力をプログラムする場合、入力マルチプレクサ・レジスタのプログラミングは使える入力だけを選ぶ必要があります。

一般に、入力ピンの選択に制約はありません。

しかし、最適なアナログ特性を得るには、下記の項目を推奨します。

1. AIN0からAIN7で差動測定するには、近傍の入力を使用するのが望ましいです。例えば、AIN0とAIN1を使用します。AINCOMは使用しません。

- 2. シングルエンド測定ではAINCOMをコモン入力として使い、AINOからAIN7はシングルエンド入力に使用します。
- 3. 使用しないアナログ入力はフローティングにしておきます。このようにするとリーク電流が最小になります。

ESDダイオードはアナログ入力を保護します。これらのダイオードがオンしないように、入力ピンにかかる電圧をAGNDより 100mV以上低くせず、また同様に、AVDDより100mV以上高くしないようにしなければなりません。すなわち、-100mV < (AINO -7およびAINCOM) < AVDD + 100mVとします。

ADS1255/6をシングルエンド測定に使用する場合、コモン入力 AINCOMを必ずしもグランドに接続する必要がないことに注意してください。例えば、AINCOMは+2.5Vのような基準電圧の中点や、AVDDにさえも接続できます。

開放/短絡センサー検出

センサー検出用電流源(SDCS)は、ADS1255/6に接続された外部センサーの接続チェックに使用できます。SDCSをイネーブルにすると、およそ0.5 μ A, 2 μ A, あるいは10 μ Aの電流(I_{SDC})を入力マルチプレクサ経由でセンサーに供給します。ADCONレジスタのSDCSビットがSDCSをイネーブルにし、 I_{SDC} の値を設定します。SDCSをイネーブルにすると、ADS1255/6はBUFENビットの




図6. 入力マルチプレクサの単純化した図



設定にかかわらず、自動的にアナログ入力バッファをオンします。このようにして、入力回路がSDCSの負荷になるのを防止します。AINpは3Vより低くして、バッファの絶対入力範囲以下でなければなりません。この条件を満たすように、AINpが3Vを超えると、3Vクランプ回路がAINpからAGNDへ電流を引き始めます。このクランプは、SDCSがイネーブルの場合にのみ働くことにご注意願います。

図7はADS1255/6の入力回路構造を単純化した図であり、外部センサーを2入力ピン間の抵抗モデル(R_{SENS})で表しています。SDCSがイネーブルになると、一方のSDCS はAIN $_P$ に接続された入力ピンに I_{SDC} を供給し、他方のSDCSはAIN $_N$ に接続された入力ピンから I_{SDC} を引きます。2個の25 Ω の直列抵抗 R_{MUX} は、ADS1255/6の内部抵抗のモデルです。SDCSがイネーブル時に測定される信号は電圧降下IRの総和に等しく、 I_{SDC} ×($2R_{MUX}$ + R_{SENS})になります。センサーが短絡(すなわち R_{SENS} =0)の場合でも、SDCSがイネーブルならば、小信号(I_{SDC} ×2 R_{MUX})がADS1255/6によって測定されます。




図7. センサー検出回路

アナログ入力バッファ

ADS1255/6は、低ドリフトのチョッパ安定型バッファをSTATUS レジスタのBUFENビットでイネーブルにして、入力インピーダンスを飛躍的に増加できます。バッファがイネーブル時の入力インピーダンスは、図8に示すような抵抗モデルにできます。表7に $Z_{\rm EFF}$ の値を異なるデータ・レートについて列記します。入力インピーダンスはCLKIN周波数と反比例します。例えば、 $F_{\rm CLKIN}$ が 3.84MHzに半減すると、データ・レートが50SPSの $Z_{\rm EFF}$ は80M Ω から160M Ω へ2倍になります。




図8. 実効インピーダンス バッファがオン時

DATA RATE (SPS)	Z _{EFF} (MΩ)
30,000	10
15,000	10
7,500	10
3,750	10
2,000	10
1,000	20
500	40
100	40
60	40
≤ 50	80

NOTE: $f_{CLKIN} = 7.68MHz$.

表7. 入力インピーダンス バッファがオン時

バッファがイネーブルのとき、アナログ入力の電圧(電気的特性で「絶対入力電圧」と記したもの)は、グランドを基準にしてAGNDからAVDD – 2.0Vの間でなければなりません。この範囲を超えると、特性の中で特にADS1255/6の直線性が悪化します。それと同じ電圧範囲(AGNDからAVDD – 2.0V)を基準電圧入力に印加して、バッファがオン時の自己ゲイン・キャリブレーションを行います。

プログラマブル·ゲイン·アンプ(PGA)

ADS1255/6は非常に高分解能のA/Dコンバータです。この特性を十分に実現するため、低ノイズPGAは入力信号が小さい場合に、より高い分解能を提供します。最高の分解能を得るには、PGAゲインをできるだけ大きく設定します。このゲイン設定は、測定する入力信号の最大値に依存します。ADS1255/6のフルスケール入力電圧は、 $\pm 2V_{REF}/PGA$ になります。表8は、異なるPGAゲイン設定時($V_{REF}=2.5V$)のフルスケール入力電圧を示します。例として、測定する最大信号が1.0Vとすると、最適なPGAゲイン設定は4になります。このとき、フルスケール入力電圧は1.25Vです。これ以上の高いPGAゲインは、1.0Vの入力信号を取り扱えないので使用できません。

PGAはADCONレジスタで制御されます。PGAゲインの変更後はA/Dコンバータの再キャリブレーションをお奨めします。自己



PGA SETTING	FULL-SCALE INPUT VOLTAGE (V _{REF} = 2.5V)
1	±5V
2	±2.5V
4	±1.25V
8	±0.625V
16	±312.5mV
32	±156.25mV
64	±78.125mV

表8. フルスケール入力電圧 対 PGAゲイン設定

キャリブレーションに要する時間は、PGAゲイン設定によります。この詳細は「キャリブレーション」の節を参照願います。アナログ電流と入力インピーダンスは、PGAゲイン設定の関数で変化します(バッファがディスエーブルの場合)。

変調器の入力回路

ADS1255/6の変調器は、繰り返し充放電される内部コンデンサを用いて入力信号を測定します。図9は、入力バッファがディスエーブル時のADS1255/6の単純化した入力回路図を示します。図10は、図9のスイッチのオン/オフ·タイミングを示します。S1は入力をサンプリングする期間に閉じます。S1が閉じると、 C_{AI} は AIN $_P$ に充電され、 C_{A2} はAIN $_N$ に充電され、さらに C_B は(AIN $_P$ -AIN $_N$)に充電されます。放電期間では、S1が最初に開き、次にS2が閉じます。すると、 C_{A1} と C_{A2} はおよそAVDD/2に放電され、 C_B は0Vに放電されます。この2期間のサンプル/放電サイクル




図9. 単純化した入力構造 バッファがオフ時




図10. 図9のS1およびS2のスイッチ・タイミング

は、 τ_{SAMPLE} の周期で繰り返されます。この時間は、表9に示す PGAゲイン設定の関数になります。ここで、コンデンサの値は、 $C_{A1} = C_{A2} = C_A$ および C_B です。

入力コンデンサに充電すると、ADS1255/6の入力をドライブするセンサーから過渡電流が引かれます。この電流の平均値は実効インピーダンス $Z_{\rm EFF}$ の計算に使用でき、 $Z_{\rm EFF}$ = $V_{\rm IN}/I_{\rm AVERAGE}$ になります。図11は、図9のコンデンサとスイッチをその実効インピーダンスに置き換えた入力回路を示します。これらのインピーダンスはCLKIN周波数に反比例します。例えば、 $f_{\rm CLKIN}$ が半分になると、インピーダンスは2倍になります。これはまた、PGAのゲイン設定によっても変化します。表10に、バッファはオフ、 $f_{\rm CLKIN}$ = 7.68MHz時の実効インピーダンスの値を列記します。

PGA SETTING	τ _{sample} ⁽¹⁾	C _A	СВ
1	f _{CLKIN} /4 (521ns)	2.1pF	2.4pF
2	f _{CLKIN} /4 (521ns)	4.2pF	4.9pF
4	f _{CLKIN} /4 (521ns)	8.3pF	9.7pF
8	f _{CLKIN} /4 (521ns)	17pF	19pF
16	f _{CLKIN} /4 (521ns)	33pF	39pF
32	f _{CLKIN} /2 (260ns)	33pF	39pF
64	f _{CLKIN} /2 (260ns)	33pF	39pF

(1) τ_{SAMPLE}はf_{CLKIN} = 7.68MHzの場合

表9. 入力サンプリング時間 τ_{SAMPLE} , C_A , および C_B 対PGAゲイン 設定




図11. アナログ入力の実効インピーダンス バッファがオフ時

PGA SETTING	Zeff A (kΩ)	Zeff B (kΩ)
1	260	220
2	130	110
4	65	55
8	33	28
16	16	14
32	8	7
64	8	7

NOTE: $f_{CLKIN} = 7.68MHz$

表10. アナログ入力の実効インピーダンス バッファがオフ時



基準電圧入力(VREFP, VREFN)

ADS1255/6のA/Dコンバータ用の基準電圧は、VREFPと VREFN間の差動電圧、すなわち V_{REF} = VREFP – VREFNになります。基準電圧入力はアナログ入力に類似した構造を使用しています。その回路を図12に示します。負荷はスイッチド・キャパシタで表されるので、 f_{CLKIN} = 7.68MHzのとき、18.5k Ω の実効インピーダンス(Z_{EFF})にモデル化できます。この基準電圧入力の実効インピーダンスの温度係数は、35ppm/Cになります。




図12. 単純化した基準電圧入力回路

ESDダイオードは基準電圧入力を保護します。これらのダイオードがオンしないようにするには、基準電圧入力ピンにかかる電圧がAGNDを100mVより下回らないようにします。また同様に、AVDDを100mVより上回らないようにします。すなわち:

-100~mV < (VREFPあるいはVREFN) < AVDD + 100~mV

自己ゲイン・キャリブレーションの間は、入力マルチプレクサの全スイッチがオープンになり、VREFNは内部的にAINNに接続され、VREFPはAINPに接続されます。入力バッファは、キャリブレーションの間にディスエーブルあるいはイネーブルにできます。入力バッファがディスエーブルの場合、自己ゲイン・キャリブレーションの間、基準電圧入力ピンは図9の回路をドライブし、その負荷が増加します。この負荷の増加によるゲイン誤差を防止するため、基準電圧入力ピンをドライブする回路には、適当なドライブ能力がなければなりません。入力バッファがイネーブルの場合、基準電圧入力ピンの負荷はもっと軽くなります。しかし、自己あるいは自己ゲイン・キャリブレーションの間、入力バッファによりVREFPおよびVREFNの許容電圧範囲が制限されます。これは、適正なゲイン・キャリブレーションを行うには、基準電圧入力ピンはバッファの規定入力電圧範囲内である必要があるからです。

基準電圧が高精度であることが、ADS1255/6の特性が最善になる基本条件です。基準電圧にノイズおよび温度ドリフトがあると、システム全体の特性は低下します。低ノイズの設定(すなわち、低データ・レート)で動作して基準電圧による特性低下を防止する場合、基準電圧の供給回路およびそのレイアウトに十分注意することが特に重要です。

デジタル・フィルタ

プログラマブルなローパス・デジタル・フィルタは変調器出力を受け取り、高分解能のデジタル信号を出力します。フィルタリングの量を調整すると、分解能とデータ・レートのトレードオフができます。すなわち、高分解能にはフィルタ量を増やし、高速変換にはフィルタ量を減らします。フィルタは2つの区分からなり、固定フィルタの次にプログラマブル・フィルタが続きます。図13はアナログ変調器とデジタル・フィルタのブロック図を示します。データはアナログ変調器からf_{CLKIN}/4の周波数でフィルタに供給されます。固定フィルタは、デシメーション値が64の5次のsincフィルタであり、f_{CLKIN}/256の周波数でデータを出力します。フィルタの2段目はプログラマブル・アベレージャ(1次のsincフィルタ)であり、平均化の回数はDRATEレジスタで指定されます。データ・レートは平均化数(Num_Ave)の関数になり、式(1)で与えられます。

$$\vec{r} - 9 \cdot \nu - 1 = \left(\frac{f_{\text{CLKIN}}}{256}\right) \left(\frac{1}{\text{Num_Ave}}\right)$$
 (1)




図13. アナログ変調器とデジタル・フィルタのブロック図

表11は、DRATEレジスタ設定の各16について、 f_{CLKIN} =7.68MHz時の平均化の回数とそれに相当するデータ・レートを示します。ここで、データ・レートがCLKIN周波数そのものに比例することに注意願います。例えば、 f_{CLKIN} を7.68MHzから3.84MHzに半減すると、DR[7:0] = 11110000のデータ・レートが30,000SPSから15,000SPSに半減します。



DRATE DR[7:0]	NUMBER OF AVERAGES FOR PROGRAMMABLE FILTER (Num_Ave)	DATA RATE ⁽¹⁾ (SPS)
11110000	1 (averager bypassed)	30,000
11100000	2	15,000
11010000	4	7500
11000000	8	3750
10110000	15	2000
10100001	30	1000
10010010	60	500
10000010	300	100
01110010	500	60
01100011	600	50
01010011	1000	30
01000011	1200	25
00110011	2000	15
00100011	3000	10
00010011	6000	5
00000011	12,000	2.5

(1) for $f_{CLKIN} = 7.68MHz$.

表11. DRATEレジスタの各設定での平均化の回数とデータ・レート

周波数応答

ローパス·デジタル·フィルタは、ADS1255/6の全体の周波数応答を設定します。フィルタの応答は固定とプログラマブルの両フィルタ段の応答の積であり、式(2)で与えられます。

デジタル・フィルタは変調器出力のノイズを減衰します。これには、ADS1255/6内で発生したノイズと、ADS1255/6の入力信号にある外部ノイズが含まれます。プログラマブル・フィルタの平均化の回数を変更してフィルタリングを調整すると、フィルタの帯域幅が変わります。平均化の回数を増やすと帯域幅が狭まり、より多くのノイズが減衰します。

ローパス・フィルタには、データ出力周波数(データ・レート)およびその倍数にノッチ(すなわちゼロ)があります。その周波数では、フィルタのゲインが0になります。これは、特定の干渉信号を除去する場合に役立ちます。例として、60Hz(およびその高調波)を除去するには、データ・レートを2.5SPS, 5SPS, 10SPS, 15SPS, 30SPS, あるいは60SPSに設定します。このフィルタ特性を説明するため、図14と図15にデータ・レートの上下限である30kSPSおよび2.5SPSの各応答を示します。表12は、異なるデータ・レート設定についての、第1ノッチ周波数および-3dB帯域幅の要約です。

デジタル・フィルタのローパス特性は、変調器周波数f_{CLKIN}/4の倍数で繰り返し現われます。図16と図17は、データ・レートの上下限である30kSPSおよび2.5SPSについて、7.68MHzまでプロットした応答を示します。その特性がDC, 1.92MHz, 3.84MHz, 5.76MHz, 7.68MHzの付近においていかに等しいか注意願います。デジタル・フィルタは、この応答が繰り返される周波数ま




図14. データ・レート = 30kSPSの周波数応答




図15. データ·レート = 2.5SPSの周波数応答

DATA RATE (SPS)	FIRST NOTCH (Hz)	–3dB BANDWIDTH (Hz)
30,000	30,000	6106
15,000	15,000	4807
7500	7500	3003
3750	3750	1615
2000	2000	878
1000	1000	441
500	500	221
100	100	44.2
60 ⁽¹⁾	60	26.5
50 ⁽²⁾	50	22.1
30 ⁽¹⁾	30	13.3
25 ⁽²⁾	25	11.1
15 ⁽¹⁾	15	6.63
10 ⁽³⁾	10	4.42
5 ⁽³⁾	5	2.21
2.5 ⁽³⁾	2.5	1.1

NOTE: f_{CLKIN} = 7.68MHz.

- (1) Notch at 60Hz.
- (2) Notch at 50Hz.
- (3) Notch at 50Hz and 60Hz.

表12. 第1ノッチ周波数および-3dBフィルタ帯域幅






図16. 7.68MHzまでの周波数応答 データ・レート = 30kSPS時




図17. 7.68MHzまでの周波数応答 データ·レート = 2.5SPS時

で、ADS1255/6入力における高周波ノイズを減衰します。もし、この周波数より高い大きなノイズが入力にあれば、外付けのフィルタで除去するようにします。幸運なことにADS1255/6の場合は、「アプリケーション」節に示すように、単純なRCフィルタで除去できます(図25参照)。

セトリング・タイム

ADS1255/6は、高速セトリングに最適化されたデジタル・フィルタが特長です。そのセトリング・タイム(アナログ入力におけるステップ変化が、フィルタを通って伝播するのに要する時間)を、異なるデータ・レートについて表13に示します。以下の節ではフィルタのセトリング能力に注目し、変換プロセスを制御する種々の方法を示します。

同期によるセトリング・タイム

SYNC/PDWNピンにより、変換タイミングを直接制御できます。アナログ入力を変えた後で(詳細は「同期」の節を参照)、単にSyncコマンドの実行すなわち、SYNC/PDWNピンをストローブするだけです。SYNC/PDWNがハイになると、今までの変換を

DATA RATE (SPS)	SETTLING TIME (t ₁₈) (ms)
30,000	0.21
15,000	0.25
7500	0.31
3750	0.44
2000	0.68
1000	1.18
500	2.18
100	10.18
60	16.84
50	20.18
30	33.51
25	40.18
15	66.84
10	100.18
5	200.18
2.5	400.18

NOTE: $f_{CLKIN} = 7.68MHz$.

表13. セトリング・タイム 対 データ・レート

終了し、デジタル・フィルタが再スタートし、新しい変換が始まります。 $\overline{\text{SYNC}/\text{PDWN}}$ がローになると、すぐに $\overline{\text{DRDY}}$ 出力がハイになり、変換の間ハイを続けます。セトリング・タイム t_{18} が過ぎると、 $\overline{\text{DRDY}}$ がローになり、データ出力ができることを示します。 $\overline{\text{ADS1255}}$ /6はシングル・サイクルでセトリングするので、同期後のデータよみ出しの無視や棄却は不要です。図18は、同期に続くデータ取りこみのシーケンスを示します。




図18. 同期後のデータ検索

入力マルチプレクサ使用時のセトリング・タイム

入力を循環的に切り換える(サイクル切り換え)最も効率的な方法は、DRDYがローになった直後にマルチプレクサの設定(マルチプレクサ・レジスタMUXへのWREGコマンドを使用)を変更することです。次に、マルチプレクサを切り換えた後、SYNCおよびWAKEUPの両コマンドにより変換プロセスを再始動し、RDATAコマンドでデータを取りこみます。データ読み込み前にマルチプレクサを切り換えると、ADS1255/6は即座に新しい入力



チャンネルの測定を始められます。この効率の良い入力サイクル を図19に示します。

1. ステップ1: \overline{D} RDYがローになると、データ取り込みに対する準備ができたことを示し、マルチプレクサ・レジスタMUXをWREGコマンドで更新します。例えば、MUXを23hに設定すると、 \overline{A} IN $_P$ = \overline{A} IN $_S$ = \overline{A} IN $_S$ 1に設定する。

2. ステップ2:SYNCコマンドおよびその直後に続くWAKEUPコマンドにより変換プロセスを再始動します。このとき、両コマンド間でタイミング仕様のt₁₁を確保するよう注意します。

3. ステップ3: RDATAコマンドを用いて、前の変換データを読み取ります。

4. ステップ4: $\overline{\text{DRDY}}$ が再びローになると、このサイクルを繰り返し、最初にマルチプレクサ・レジスタを更新し、次に前のデータを読み取ります。

入力マルチプレクサをサイクル切り換えする場合の、実際の全体のスループット $(1/t_{19})$ を表14に示します。スループットの値 $(1/t_{19})$ は、マルチプレクサが3バイトのWREGコマンドで切り換えられ、かつ f_{SCLK} = $f_{CLKIN}/4$ であることが前提です。

ワンショット・モード使用時のセトリング・タイム

ADS1255/6は、STANBYコマンドを使ってワンショット変換を行うと、その電力消費を極度に低減できます。このシーケンスを図20に示します。まず、スタンバイ・モード時にWAKEUPコマンドを実行してワンショット変換を始めます。次に、セトリング・タイム t_{18} の後、 \overline{DRDY} がローになって変換が完了したことを

示すと、RDATAコマンドでデータが読み取れます。ADS1255/6 はシングル・サイクルでセトリングするので、データの無視や棄却は必要ありません。このデータ・リード・サイクルに続いて別のSTANBYコマンドを実行し、電力消費を低減します。次の測定の準備ができたら、再度WAKEUPコマンドで始まるサイクルを繰り返します。

DATA RATE (SPS)	CYCLING THROUGHPUT (1/t ₁₉) (Hz)
30,000	4374
15,000	3817
7500	3043
3750	2165
2000	1438
1000	837
500	456
100	98
60	59
50	50
30	30
25	25
15	15
10	10
5	5
2.5	2.5

NOTE: $f_{CLKIN} = 7.68MHz$.

表14. 入力マルチプレクサ・サイクリングのスループット




図19. ADS1256の入力マルチプレクサのサイクリング




図20. STANBYコマンドによるワンショット変換



連続変換時のセトリング・タイム

ADS1255/6は、同期、入力マルチプレクサ切り換え、あるいはスタンバイ・モードからのWAKEUPの後で、アナログ入力を連続変換します。この変換はDRDYの立ち下りエッジで行われます。連続変換の間は、セトリング・タイムは表15に示すDRDYの周期の観点から考えると便利です。DRDYの周期はデータ・レートの逆数になります。

連続変換の間に入力信号がステップ変化をした場合、同期動作による新しい変換を始めるよう推奨します。さもないと、次のデータは前と現在のデータが結合したものになってしまうので、これを棄却する必要があります。図21は、この状況におけるリードバックの例を示します。

DATA RATE (SPS)	SETTLING TIME (DRDY Periods)
30,000	5
15,000	3
7500	2
3750	1
2000	1
1000	1
500	1
100	1
60	1
50	1
30	1
25	1
15	1
10	1
5	1
2.5	1

表15. データ·セトリング遅延 対 データ·レート

データ・フォーマット

ADS1255/6は、24ビット、2の補数のバイナリ・フォーマットでデータを出力します。LSBには $2V_{REF}/(PGA(2^{23}-1))$ の重みがあります。正のフルスケール入力の出力コードは7FFFFFhになり、負のフルスケール入力の出力コードは800000hになります。フルスケールを超える信号の場合、これらのコードで出力がクリップします。表16に、異なる入力信号に関する理想出力コードを要約します。

INPUT SIGNAL _{V IN} (AIN _P – AIN _N)	IDEAL OUTPUT CODE(1)
≥ \frac{+2V_{REF}}{PGA}	7FFFFh
+2V _{REF} PGA(2 ²³ – 1)	000001h
0	000000h
$\frac{-2V_{REF}}{PGA(2^{23}-1)}$	FFFFFh
$\leq \frac{-2V_{REF}}{PGA} \left(\frac{2^{23}}{2^{23} - 1} \right)$	800000h

(1)ノイズ、INL、オフセット、およびゲイン誤差の影響を除きます。 表16. 理想出力コード 対 入力信号

一般目的用デジタルI/O(D0-D3)

ADS1256には4本のデジタルI/Oピン(一般目的用I/OピンあるいはGPIOピン)があり、ADS1255のそれは2本です。すべてのデジタルI/Oピンは、IOレジスタによって個々に入力あるいは出力に設定できます。IOレジスタのDIRビットは、各ピンを入力あるいは出力のいずれかに定義し、また同レジスタのDIOビットは各ピンの状態を制御します。IOレジスタをリードバックすると、そのDIRビットによって、デジタルI/Oピンが入出力のいずれに設定されているかわかります。デジタルI/Oピンが入力に設定されていると、IOレジスタはこれらのピン状態の読み込に使用されます。また、デジタルI/Oピンが出力に設定されていると、DIOビットは出力値を設定します。ADS1255にはデジタルI/OピンのD2とD3がありません。したがって、それらの動作を制御するIOレジスタのビットを設定しても、ADS1255にはなんら影響がありません。

スタンバイおよびパワーダウン・モードの間も、デジタルI/Oピンはアクティブのままです。それが出力に設定されていると、デジタルI/Oピンの負荷をドライブし続けます。デジタルI/Oピンが入力に設定されている場合は、外部からドライブしてフローティング状態を避け、過剰な電力消費を防止しなければなりません。

デジタルI/Oピンは、パワーアップ(電源投入)あるいはリセット後、DO/CLKOUTを除いて入力に設定されます。DO/CLKOUTはクロック出力としてイネーブルになります。デジタルI/Oピンを使用しない場合は、入力に設定してグランドに接続するか、あるいは出力に設定します。このようにして、過剰な電力消費を防止します。




図21. V_{IN}のステップ変化(連続変換時、データ·レート≤3750SPS)



クロック出力(D0/CLKOUT)

クロック出力ピンは、マイクロコントローラのような他のデバイスへのクロック供給に使用できます。このクロックは、ADCONレジスタのCLK1およびCLK0を用いて、f_{CLKIN}, f_{CLKIN}/2, あるいはf_{CLKIN}/4の周波数で動作するように設定できます。ここで、出力クロックをイネーブルにして外部負荷をドライブすると、デジタルの電力消費が増加することに注意願います。スタンバイ・モードは、クロック出力の状態に影響しません。つまり、スタンバイがイネーブルされてスタンバイ・モードになっても、クロック出力は自走し続けます。クロック出力が不要ならば、パワーアップあるいはリセットの後で、ADCONレジスタに書き込んでディスエーブルにします。

クロックの生成

ADS1255/6の主クロック源は、外付けの水晶あるいはクロック発生回路を使用します。クロックを水晶で生成する場合、スタートアップ動作と安定した周波数を得るために、図22のような外付けのコンデンサが必要になります。水晶は表17の2種類をお奨めします。水晶の長いリードを最小にして、ADS1255/6のピンの極力近くに配置します。セラミック共振子に関する情報は、アプリケーション・ノートSBAA104, "Using Ceramic Resonator with the ADS1255/6(セラミック共振子のADS1255/6での使用法)"をwww.ti.comからダウンロードして参照願います。




図22. 水晶の接続

MANUFACTURER	FREQUENCY	PART NUMBER
Citizen	7.68MHz	CIA/53383
ECS	8.0MHz	ECS-80-5-4

表17. お奨めする水晶

水晶を使用する場合は、XTAL1/CLKINピンあるいはXTAL2ピンのいずれも、外部のロジックのドライブに使用してはなりません。他のデバイスがクロック源を必要とするならば、D0/CLKOUTピンがそれに使えます。外付けのクロック発生回路を使用する場合は、そのクロックをXTAL1/CLKINピンに供給し、XTAL2ピンはフローティングにします。また、この外付けクロック発生回路が、きれいなクロック波形を供給するように注意します。クロックにオーバーシュートやグリッチがあると、全体の特性が悪化します。

キャリブレーション

ADS1255/6に内蔵のキャリブレーション回路は、オフセットおよびゲイン誤差を最小にします。図23にキャリブレーション回路のブロック図を示します。オフセット誤差は、オフセット・キャリブレーション・レジスタ(OFC)で補正され、同様にフルスケール誤差は、フルスケール・キャリブレーション・レジスタ(FSC)で補正されます。この各レジスタは24ビット構成であり、読み取りと書き込みが可能です。




図23. キャリブレーション・ブロック図

キャリブレーション後のADS1255/6の出力は、式(3)のようになります。

Output =
$$\left(\frac{\text{PGA} \cdot \text{V}_{\text{IN}}}{2\text{V}_{\text{REF}}} - \frac{\text{OFC}}{\alpha}\right) \text{FSC} \cdot \beta$$
 (3)

ここで、 α とβはデータ・レート設定により表18のように、OFC およびFSCの理想値(アナログ特性が完全であると仮定した値)とともに変化します。OFCは2の補数のバイナリであり、-8,388,608 から8,388,607の範囲の値をとります。また、FSCは単極性であり、0から16,777,215の範囲です。

ADS1255/6は、PGAのゲイン設定にかかわらず、次のコマン ドを使用して自己およびシステムの両キャリブレーションをサ ポートします。すなわち、SELFOCAL, SELFGCAL, SELFCAL, SYSOCAL およびSYSGCALの5コマンドです。キャリブレーショ ンはいつでもできますが、多くのアプリケーションの場合、 ADS1255/6のドリフト特性は十分低く、1回のキャリブレーショ ンで間に合います。キャリブレーションが始まるとDRDYはハイ になり、データがセトリングしてレディになるまでハイを続けま す。したがって、キャリブレーション後にデータを棄却する必要 はありません。また、パワーアップの後で基準電圧が安定したと きに、自己キャリブレーション・コマンドを実行することを強く 推奨します。リセット後については、ADS1255/6は自動的に自己 キャリブレーションを行います。データ・レートの変更時もキャ リブレーションを実行しなければなりません。バッファの設定あ るいはPGAゲインの変更時も、キャリブレーションを実行すべき です。



DATA RATE (SPS)	α	β	IDEAL OFC	IDEAL FSC
30,000	400000 _H	1.8639	000000 _H	44AC08 _H
15,000	400000 _H	1.8639	000000 _H	44AC08 _H
7500	400000 _H	1.8639	000000 _H	44AC08 _H
3750	400000 _H	1.8639	000000 _H	44AC08 _H
2000	3C0000 _H	1.7474	000000 _H	494008 _H
1000	3C0000 _H	1.7474	000000 _H	494008 _H
500	3C0000 _H	1.7474	000000 _H	494008 _H
100	4B0000 _H	2.1843	000000 _H	3A99A0 _H
60	3E8000 _H	1.8202	000000 _H	4651F3 _H
50	4B0000 _H	2.1843	000000 _H	3A99A0 _H
30	3E8000 _H	1.8202	000000 _H	4651F3 _H
25	4B0000 _H	2.1843	000000 _H	3A99A0 _H
15	3E8000 _H	1.8202	000000 _H	4651F3 _H
10	5DC000 _H	2.7304	000000 _H	2EE14C _H
5	5DC000 _H	2.7304	000000 _H	2EE14C _H
2.5	5DC000 _H	2.7304	000000 _H	2EE14C _H

表18. 異なるデータ・レート設定に対するキャリブレーション値

自己キャリブレーション

自己キャリブレーションは、内部のオフセットおよびゲインの 両誤差を補正します。自己キャリブレーションの間、適当なキャ リブレーション信号が内部でアナログ入力に印加されます。

SELFOCALは自己オフセット・キャリブレーションを実行します。アナログ入力のAINPおよびAINNは、外部の信号源から分離され、AVDD/2に接続されます。自己オフセット・キャリブレーションに要する時間については、表19の異なるデータ・レートの値を参照願います。キャリブレーション時間は、ADS1255/6のほとんどのタイミングと同様に、直接 f_{CLKIN} に比例します。自己オフセット・キャリブレーションを行うと、OFCレジスタの内容が更新されます。

SELFGCALは自己ゲイン・キャリブレーションを実行します。 アナログ入力のAIN $_{
m P}$ およびAIN $_{
m N}$ は、外部の信号源から分離さ

れ、AIN_Pは内部でVREFPに接続され、AIN_NはVREFNに接続されます。自己ゲイン・キャリブレーションは、すべてのPGAゲイン設定で実行できます。また、ADS1255/6のゲイン・キャリブレーションは、PGAゲインが高い場合でも、「代表的特性」の節で示したように優れています。入力バッファを使用する場合、自己ゲイン・キャリブレーションの間、基準電圧入力の同相範囲が限定されます。基準電圧入力がバッファ入力に接続されるため、基準電圧がアナログ入力電圧範囲の仕様内である必要があるからです。VREFPあるいはVREFNがバッファのアナログ入力範囲(AVDD -2.0V)を超える場合は、自己ゲイン・キャリブレーション中にバッファをオフしなければなりません。別の方法としては、システム・ゲイン・キャリブレーションを使用するか、ゲイン係数を直接FSCレジスタに書き込みます。各種のデータ・レートおよびPGAゲインについて、表20に自己ゲイン・キャリブレー

DATA RATE (SPS)	SELF OFFSET CALIBRATION AND SYSTEM OFFSET CALIBRATION TIME
30,000	387µs
15,000	453μs
7500	587µs
3750	853µs
2000	1.3ms
1000	2.3ms
500	4.3ms
100	20.3ms
60	33.7ms
50	40.3ms
30	67.0ms
25	80.3ms
15	133.7ms
10	200.3ms
5	400.3ms
2.5	800.3ms

NOTE: For $f_{CLKIN} = 7.68MHz$.

表19. 自己オフセットおよびシステム·オフセットによるキャリブレーション時間

DATA RATE		PGA SETTING							
(SPS)	1	2	4	8	16, 32, 64				
30,000	417μs	417μs	451μs	517μs	651μs				
15,000	484μs	484μs	484µs	551μs	551µs				
7500	617μs	617μs	617µs	617μs	751μs				
3750			884						
2000			1.4ms						
1000			2.4ms						
500		4.5ms							
100			21.0ms						
60			34.1ms						
50			41.7ms						
30			67.8ms						
25			83.0ms						
15			135.3ms						
10	207.0ms								
5			413.7ms						
2.5			827.0ms						

NOTE: For $f_{CLKIN} = 7.68MHz$.

表20. 自己ゲイン・キャリブレーション時間



ションに要する時間を示します。自己ゲイン・キャリブレーションを実行すると、FSCレジスタが更新されます。

SELFCALは、最初に自己オフセット、次に自己ゲインのキャリブレーションを実行します。アナログ入力は、自己キャリブレーションの間、外部の信号源から分離されます。自己キャリブレーションで入力バッファを使用する場合、上述したように基準電圧入力の同相範囲を必ず観察します。各種のデータ・レートについて、表21に自己キャリブレーションに要する時間を示します。自己キャリブレーションを実行すると、OFCおよびFSCの両レジスタが更新されます。

DATA RATE		P	GA SETTIN	G		
(SPS)	1	2	4	8	16, 32, 64	
30,000	596µs	596μs	692μs	696µs	892µs	
15,000	696µs	696µs	696µs	762µs	896µs	
7500	896µs	896µs	896µs	896µs	1029μs	
3750			1.3ms			
2000			2.0ms			
1000			3.6ms			
500	6.6ms					
100			31.2ms			
60			50.9ms			
50			61.8ms			
30			101.3ms			
25			123.2ms			
15			202.1ms			
10	307.2ms					
5			613.8ms			
2.5			1227.2ms			

NOTE: For $f_{CLKIN} = 7.68MHz$.

表21. 自己キャリブレーション時間

システム・キャリブレーション

システム・キャリブレーションは、SYSOCALおよびSYSGCAL のコマンドを用いて、内部と外部のオフセットおよびゲインの両 誤差を補正します。システム・キャリブレーションの間、ユーザ は適当なキャリブレーション信号を入力に印加しなければなりません。

SYSOCALは、システム・オフセット・キャリブレーションを実行します。このとき、ユーザは入力差動信号を0にしなければなりません。すると、ADS1255/6はシステムのオフセットをなくす値を計算します。このシステム・オフセット・キャリブレーションに要する時間を、異なるデータ・レートについて表19に示します。この時間が自己オフセット時間に等しいことに注意願います。システム・オフセット・キャリブレーションを実行すると、OFCレジスタが更新されます。

SYSGCALはシステム・ゲイン・キャリブレーションを実行します。このとき、ユーザはフルスケールの入力信号をADS1255/6に供給する必要があります。すると、ADS1255/6はシステムのゲイン誤差をなくす値を計算します。システム・ゲイン・キャリブレーションは、フルスケール入力電圧の80%以上の入力を補正できます。しかし、システム・ゲイン・キャリブレーションでは、フルス

DATA RATE (SPS)	SYSTEM GAIN CALIBRATION TIME
30,000	417μs
15,000	484μs
7500	617μs
3750	884µs
2000	1.4ms
1000	2.4ms
500	4.4ms
100	20.4ms
60	33.7ms
50	40.4ms
30	67.0ms
25	80.4ms
15	133.7ms
10	200.4ms
5	400.4ms
2.5	800.4ms

NOTE: For $f_{CLKIN} = 7.68MHz$.

表22. システム・ゲイン・キャリブレーション時間

ケール入力電圧を絶対超えないようにします。このシステム・ゲイン・キャリブレーションに要する時間を、異なるデータ・レートについて表22に示します。システム・ゲイン・キャリブレーションを実行すると、FSCレジスタが更新されます。

自動キャリブレーション

自動キャリブレーションをイネーブル(ADCONレジスタのACALビットによる)にすると、データ・レート、PGAゲイン設定、あるいはバッファの状態を変更する書き込みコマンド(WREG)の完了後、ADS1255/6は自動的に自己キャリブレーションを開始します。

シリアル・インターフェイス

SPI互換のシリアル・インターフェイスは、CS, SCLK, DIN, およびDOUTの4個の信号で構成され、これによりコントローラはADS1255/6と交信できます。プログラマブル機能は、チップに内蔵のレジスタで制御されます。データは、シリアル・インターフェイス経由で、これらのレジスタへの書き込み、およびレジスタからの読み取りがなされます。

DRDYの出力ラインは、いつ変換が終了したかを示すステータス信号として使用されます。DRDYは新しいデータが準備できるとローになります。ADS1255/6とのインターフェイスに関するタイミング図は、「タイミング特性(図1)」にあります。

チップ・セレクト(CS)

チップ・セレクト($\overline{\text{CS}}$)入力により、複数デバイスがシリアル・インターフェイス上にある場合でも、ADS1255/6を個別に選択できます。シリアル・インターフェイスで交信している期間、 $\overline{\text{CS}}$ はローのままでなければなりません。 $\overline{\text{CS}}$ がハイになると、シリアル・インターフェイスはリセットされ、DOUTがハイ・インピーダンスになります。 $\overline{\text{CS}}$ は常時ローに固定することもできます。



シリアル・クロック(SCLK)

シリアル・クロック(SCLK)はシュミット・トリガー入力であり、ADS1255/6の入力ピンのDIN、および出力ピンのDOUTにおけるデータのクロックに使用されます。SCLK入力にヒステリシスがあるとは言っても、SCLKを極力クリーンに保ち、グリッチによってデータが誤ってシフトしないように防止することを推奨します。SCLKがDRDYの32周期分ローであると、シリアル・インターフェイスはリセットされ、次のSCLKパルスによって新しい交信サイクルが開始されます。このタイムアウトは、シリアル・インターフェイスの伝送が遮断されたとき、交信の回復に使用できます。また、SCLKが特殊なパターンになると、チップはリセットされます。この手順に関する詳細は、「リセット」の節を参照願います。

データ入力(DIN)およびデータ出力(DOUT)

データ入力ピン(DIN)は、SCLKとともにデータをADS1255/6 に送るのに使用されます。データ出力ピン(DOUT)は、SCLKとともにデータをADS1255/6から読み出すのに使用されます。DINのデータはSCLKの立ち下りエッジでADS1255/6にシフト・インされ、DOUTのデータはSCLKの立ち上りエッジでシフト・アウトされます。DOUTは、使用されないときはハイ・インピーダンスになるので、DINとDOUTは互いに接続でき、また、双方向バスによるドライブもできます。

注意:DINとDOUTを互いに接続している場合、RDATACコマンドを実行してはなりません。

データ・レディ(DRDY)

 $\overline{
m DRDY}$ はステータス信号として使用され、変換データの読み込に対する準備ができたことを知らせます。新しい変換データが読み込み可能になると、 $\overline{
m DRDY}$ がローになります。データの24ビットすべてが、リード・データ (RDATA) コマンドあるいはリード・データ・コンティニュアス (RDATAC) コマンドでリード・バックされると、 $\overline{
m DRDY}$ はリセットされてハイになります。また、新しい変換データに更新 (アップデート) されたときもハイになります。この更新期間はデータが正しくないので、データをリードしてはなりません。データがリードされなければ、 $\overline{
m DRDY}$ は図24に示すように、更新の間はハイであり続けます。

PGAゲイン、データ・レート、入力バッファの状態、入力チャネル、OFCあるいはFSCレジスタへの書き込み、およびセンサー検出回路のイネーブル・ディスエーブル、これらが変化すると同期動作を行い、 \overline{DRDY} をハイにします。そして、正しいデータが準備されるまでハイのままになります。また、自動キャリブレーションがイネーブルの場合は、それが終了して新しいデータが正しくなった後、 \overline{DRDY} はローになります。さらに、リセット、同




図24. データ検索なしのDRDY

期、スタンバイあるいはパワーダウン・モードが終了すると、この場合も \overline{DRDY} はハイに強制されます。そして、正しいデータが準備されるとすぐに、 \overline{DRDY} はローになります。

同期

ADS1255/6の同期は、A/D変換を外部の事象と同期させること、およびアナログ入力の瞬間的な変更後のセトリングを早めるのに使用します(「同期によるセトリング・タイム」の節を参照願います)。

同期をとるのは、SYNC/PDWNピンあるいはSYNCコマンドで実行できます。 $\overline{\text{SYNC/PDWN}}$ ピンを使用する場合は、最初にロー、次にハイにして、タイミング仕様 t_{16} を必ず満たすようにします。このとき同期は、 $\overline{\text{SYNC/PDWN}}$ がハイになった後の、最初のマスター・クロックの立ち上りで発生します。 $\overline{\text{SYNC/PDWN}}$ がローのときは、シリアル・インターフェイスでの交信ができません。 $\overline{\text{SYNC/PDWN}}$ が20 $\overline{\text{DRDY}}$ 周期分だけローであると、 $\overline{\text{ADS1255/6}}$ はパワーダウン・モードに入ります。

SYNCコマンドを使って同期をとる場合は、最初にSYNCコマンドの全8ビットをシフト・インします。すると、ADS1255/6の動作が停止します。同期をとる準備ができたら、WAKEUPコマンドを実行します。このとき、WAKEUPコマンドをシフト・インする最初のSCLK後の、マスター・クロックの最初の立ち上りエッジで同期がとれます。同期をとる動作の後は、SYNC/PDWNピンあるいはSYNCコマンドのいずれの場合でも、DRDYは正しいデータが準備できるまでハイのままです。

スタンバイ・モード

スタンバイ・モードでは、すべてのアナログ回路とほとんどのデジタル機能が停止します。しかし、クロック発生回路は自走し続け、高速なウエイクアップ(デバイス機能の立ち上り)ができるようにします。クロック出力のDO/CLKOUTも、それがイネーブルであれば、スタンバイ・モードで自走し続けます。スタンバイ・モードに入るには、STANBYコマンドを実行します。逆に、スタンバイ・モードから抜け出るには、WAKEUPコマンドを実行します。DRDYは、スタンバイ・モードから抜け出た後、正しいデータの準備ができるまでハイのままです。スタンバイ・モードは、ワンショット変換の実行にも使用されます。この詳細については、「ワンショット・モード使用時のセトリング・タイム」の節を参照願います。

パワーダウン・モード

SYNC/PDWNピンを20DRDY周期分だけローにすると、パワーダウン・モードに入ります。パワーダウン・モードの間は、クロック発生回路とクロック出力を含めた全回路がディスエーブルになります。

パワーダウン・モードから抜けるには、SYNC/PDWNピンをハイにします。パワーダウン・モードから抜けるに際して、ADS1255/6の水晶発振回路は30ms(代表値)でウエイクアップします。外部のクロック発生回路を使用している場合は、変換開始まで8192サイクルのCLKINが必要になります。



リセット

ADS1255/6をリセットするには、RESET入力ピン、RESETコマンド、および特殊なSCLKリセット・パターンによる3つの方法があります。

RESETピンを使用する場合は、それをローにすると強制的に リセットされます。RESETピンをハイに戻すまでのローは、そ の最小パルス幅の仕様を必ず満たすようにします。

RESETコマンドは、その全8ビットがDINにシフト・インした後でコマンドが実行されます。したがって、その後で自動的にリセットが始まります。

ADS1255/6はSCLKの特殊なパターンでもリセットされます(図2参照)。この場合のリセットは、パターン最後のSCLKの立ち下りエッジで発生します。この特殊なパターンの後で、リセットが自動的に始まります。

リセットに際して各設定レジスタは、DO/CLKOUTピンを制御するADCONレジスタのCLKOおよびCLK1ビットを除いて、そのデフォルト状態に初期化されます。これらのビットは、RESETピンによるリセットの場合のみ、そのデフォルト状態に初期化されます。リセット動作が終了すると、リセット方法やリセット前のACALビットの状態にかかわらず、自己キャリブレーションが始まります。

パワーアップ

パワーアップ時には、すべての設定レジスタがそのデフォルト 状態に初期化されます。次に、自己キャリブレーションが自動的 に実行されます。最高の特性を得るために、電源および基準電圧 がその最終値にセトリングする時間を経た後、SELFCALコマン ドを実行して、再度自己キャリブレーションをすることを強くお 奨めします。

アプリケーション情報 一般的な推奨事項

ADS1255およびADS1256は非常に高分解能のA/Dコンバータです。両者から最適の特性を引き出すには、両者をサポートする回路とプリント基板(PCB)の設計に注意深い配慮が必要です。図

25にADS1255の基本的な接続を示します。ここで、アナログおよびデジタル電源には、ひとつの共通のグランド・プレーンを使用することを推奨します。このグランド・プレーンに、バイパス・コンデンサとアナログ調整回路を接続します。しかし、マイクロプロセッサーのようにノイズの多いデジタル部品は、このグランド・プレーンに接続してはなりません。ADS1255/6に分割されたグランド・プレーンを使用する場合、必ずアナログとデジタルのグランド・プレーンを互いに接続してください。ADS1255/6のアナログとデジタルのグランド・ピン(AGNDおよびDGND)間に、電位差が生じてはなりません。

本デバイスには、あらゆる高精度の回路と同様に、優れた電源バイパス技術が必要です。大容量のタンタル・コンデンサあるいは低電圧セラミック・コンデンサと並列に、小容量のセラミック・コンデンサを使用するとうまくいきます。コンデンサは電源ピンの近くに配置します。特にセラミック・コンデンサはそのように配置します。また、デジタル・ロジックの電源電圧を極力低くします。そうすると、アナログ入力へのノイズ結合が低減されます。さらに、デジタル入力でのリンギングを回避します。それには、デジタル・ピンに直列に小抵抗(≈100Ω)を挿入すると、配線インピーダンスを制御するのに役立ちます。RESETあるいはSYNC/PDWN入力を使用しない場合は、それをADS1255/6のDVDDピンと直接接続します。

基準電圧とアナログ入力には特別の注意を払います。これらは最も重要な回路です。基準電圧入力は低等価直列抵抗(ESR)のコンデンサでバイパスします。これらのコンデンサはできるだけ大容量にして、基準電圧を最大限にフィルタリングします。ADS1255/6の特性がいかに優れていても、基準電圧のコンデンサを注意深く設定しないと、全体の特性が容易に低下してしまいます。別の基準電圧源を使用する場合は、非常に低ノイズかつ低ドリフトのものにします。アナログ入力信号と基準電圧入力信号が追従するレシオメトリック測定では、ややノイズに対して敏感でなくなりますが、やはり基準電圧入力の信号がクリーンであることを確認します。

アナログ入力には、しばしば図25に示すような簡単なRCフィ




図25. ADS1255の基本的な接続



ルタが必要になります。このフィルタは、変調器の周波数付近のノイズを制限します(「周波数応答」の節を参照)。フィルタには低級なコンデンサを避けて、温度変化およびリーク電流を最小にします。フィルタと入力ピン間の配線はできるだけ短くし、フィルタ部品を入力ピンの近くに配置します。ADS1256を使用する場合、すべての入力チャネルに必ずフィルタを使用してください。

デジタル・インターフェイス接続

ADS1255/6のインターフェイスは、5Vを印加でき、SPI、QSPI™、およびMICROWAVE™と互換性があるので、広範なマイクロコントローラと容易に接続できます。図26は、TI製の低消費電力マイクロコントローラであるMSP430ファミリーとの基本的な接続を示します。また図27は、TI製MSC12xxファミリーあるいは68HC11ファミリーのような、SPIインターフェイスのマイクロコントローラとの接続を示します。ここで、MSC12xxには高分解能のA/Dコンバータがあることにご注意願います。したがってADS1255/6は、MSC12xxに対して測定チャンネルを増設したり、より高速に変換したりするのに使用できます。最後に図28は、2線式のシリアル・モード0での、ADS1255/6と8xC51 UARTの接続法を示します。ここで、DINとDOUTを互いに接続した場合、連続読み取りモード(RDATAC)を使用しないようにします。




図26. MSP430マイクロコントローラとの接続




図27. SPIインターフェイス時のマイクロコントローラとの接続




図28. 2線式インターフェイス時の8xC51マイクロコントローラ UARTとの接続



REGISTER MAP

The operation of the ADS1255/6 is controlled through a set of registers. Collectively, the registers contain all the information needed to configure the part, such as data rate, multiplexer settings, PGA setting, calibration, etc., and are listed in Table 23.

ADDRESS	REGISTER	RESET VALUE	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
00h	STATUS	x1 _H	ID3	ID2	ID1	ID0	ORDER	ACAL	BUFEN	DRDY
01h	MUX	01 _H	PSEL3	PSEL2	PSEL1	PSEL0	NSEL3	NSEL2	NSEL1	NSEL0
02h	ADCON	20 _H	0	CLK1	CLK0	SDCS1	SDCS0	PGA2	PGA1	PGA0
03h	DRATE	F0 _H	DR7	DR6	DR5	DR4	DR3	DR2	DR1	DR0
04h	Ю	E0 _H	DIR3	DIR2	DIR1	DIR0	DIO3	DIO2	DIO1	DIO0
05h	OFC0	хх _Н	OFC07	OFC06	OFC05	OFC04	OFC03	OFC02	OFC01	OFC00
06h	OFC1	хх _Н	OFC15	OFC14	OFC13	OFC12	OFC11	OFC10	OFC09	OFC08
07h	OFC2	хх _Н	OFC23	OFC22	OFC21	OFC20	OFC19	OFC18	OFC17	OFC16
08h	FSC0	хх _Н	FSC07	FSC06	FSC05	FSC04	FSC03	FSC02	FSC01	FSC00
09h	FSC1	хх _Н	FSC15	FSC14	FSC13	FSC12	FSC11	FSC10	FSC09	FSC08
0Ah	FSC2	хх _Н	FSC23	FSC22	FSC21	FSC20	FSC19	FSC18	FSC17	FSC16

表23. Register Map

STATUS: STATUS REGISTER (ADDRESS 00h)

Reset Value = x1h

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
ID	ID	ID	ID	ORDER	ACAL	BUFEN	DRDY

Bits 7-4 ID3, ID2, ID1, ID0 Factory Programmed Identification Bits (Read Only)

Bit 3 ORDER: Data Output Bit Order

0 = Most Significant Bit First (default)

1 = Least Significant Bit First

Input data is always shifted in most significant byte and bit first. Output data is always shifted out most significant byte first. The ORDER bit only controls the bit order of the output data within the byte.

Bit 2 ACAL: Auto-Calibration

0 = Auto-Calibration Disabled (default)

1 = Auto-Calibration Enabled

When Auto-Calibration is enabled, self-calibration begins at the completion of the WREG command that changes the PGA (bits 0-2 of ADCON register), DR (bits 7-0 in the DRATE register) or BUFEN (bit 1 in the STATUS register) values.

Bit 1 BUFEN: Analog Input Buffer Enable

0 = Buffer Disabled (default)

1 = Buffer Enabled

Bit 0 DRDY: Data Ready (Read Only)

This bit duplicates the state of the \overline{DRDY} pin.



MUX: Input Multiplexer Control Register (Address 01h)

Reset Value = 01h

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
PSEL3	PSEL2	PSEL1	PSEL0	NSEL3	NSEL2	NSEL1	NSEL0

Bits 7-4 PSEL3, PSEL2, PSEL1, PSEL0: Positive Input Channel (AIN_P) Select

0000 = AIN0 (default)

0001 = AIN1

0010 = AIN2 (ADS1256 only)

0011 = AIN3 (ADS1256 only)

0100 = AIN4 (ADS1256 only)

0101 = AIN5 (ADS1256 only)

0110 = AIN6 (ADS1256 only)

0111 = AIN7 (ADS1256 only)

1xxx = AINCOM (when PSEL3 = 1, PSEL2, PSEL1, PSEL0 are "don't care")

NOTE: When using an ADS1255 make sure to only select the available inputs.

Bits 3-0 NSEL3, NSEL2, NSEL1, NSEL0: Negative Input Channel (AIN_N)Select

0000 = AIN0

0001 = AIN1 (default)

0010 = AIN2 (ADS1256 only)

0011 = AIN3 (ADS1256 only)

0100 = AIN4 (ADS1256 only)

0101 = AIN5 (ADS1256 only)

0110 = AIN6 (ADS1256 only)

0111 = AIN7 (ADS1256 only)

1xxx = AINCOM (when NSEL3 = 1, NSEL2, NSEL1, NSEL0 are "don't care")

NOTE: When using an ADS1255 make sure to only select the available inputs.

ADCON: A/D Control Register (Address 02h)

Reset Value = 20h

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
0	CLK1	CLK0	SDCS1	SDCS0	PGA2	PGA1	PGA0

Bit 7 Reserved, always 0 (Read Only)

Bits 6-5 CLK1, CLK0: D0/CLKOUT Clock Out Rate Setting

00 = Clock Out OFF

01 = Clock Out Frequency = f_{CLKIN}(default)

 $10 = Clock Out Frequency = f_{CLKIN}/2$

11 = Clock Out Frequency = f_{CLKIN}/4

When not using CLKOUT, it is recommended that it be turned off. These bits can only be reset using the RESET pin.

Bits 4-2 SDCS1, SCDS0: Sensor Detect Current Sources

00 = Sensor Detect OFF (default)

01 = Sensor Detect Current = 0.5μA

10 = Sensor Detect Current = 2μA

11 = Sensor Detect Current = 10μA

The Sensor Detect Current Sources can be activated to verify the integrity of an external sensor supplying a signal to the ADS1255/6. A shorted sensor produces a very small signal while an open-circuit sensor produces a very large signal.

Bits 2-0 PGA2, PGA1, PGA0: Programmable Gain Amplifier Setting

000 = 1 (default)

001 = 2

010 = 4

011 = 8

100 = 16

101 = 32

110 = 64

111 = 64



DRATE: A/D Data Rate (Address 03h)

Reset Value = F0h

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
DR7	DR6	DR5	DR4	DR3	DR2	DR1	DR0

The 16 valid Data Rate settings are shown below. Make sure to select a valid setting as the invalid settings may produce unpredictable results.

Bits 7-0 DR[7: 0]: Data Rate Setting⁽¹⁾

11110000 = 30,000SPS (default)

11100000 = 15,000SPS

11010000 = 7.500SPS

11000000 = 3,750SPS

10110000 = 2,000SPS

10100001 = 1,000SPS

10010010 = 500SPS

10000010 = 100SPS

01110010 = 60SPS

01100011 = 50SPS

01010011 = 30SPS

01000011 = 25SPS

00110011 = 15SPS

00100011 = 10SPS

00010011 = 5SPS

00000011 = 2.5SPS

(1) for f_{CLKIN} = 7.68MHz. Data rates scale linearly with f_{CLKIN}.

I/O: GPIO Control Register (Address 04H)

Reset Value = E0h

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
DIR3	DIR2	DIR1	DIR0	DIO3	DIO2	DIO1	DIO0

The states of these bits control the operation of the general purpose digital I/O pins. The ADS1256 has 4 I/O pins: D3, D2, D1, and D0/CLKOUT. The ADS1255 has two digital I/O pins: D1 and D0/CLKOUT. When using an ADS1255, the register bits DIR3, DIR2, DIO3, and DIO2 can be read from and written to but have no effect.

Bit 7 DIR3, Digital I/O Direction for Digital I/O Pin D3 (used on ADS1256 only)

0 = D3 is an output

1 = D3 is an input (default)

Bit 6 DIR2, Digital I/O Direction for Digital I/O Pin D2 (used on ADS1256 only)

0 = D2 is an output

1 = D2 is an input (default)

Bit 5 DIR1, Digital I/O Direction for Digital I/O Pin D1

0 = D1 is an output

1 = D1 is an input (default)

Bit 4 DIRO, Digital I/O Direction for Digital I/O Pin D0/CLKOUT

0 = D0/CLKOUT is an output (default)

1 = D0/CLKOUT is an input

Bits 3-0 DIO[3:0]: Status of Digital I/O Pins D3, D2, D1, D0/CLKOUT

Reading these bits will show the state of the corresponding digital I/O pin, whether if the pin is configured as an input or output by DIR3-DIR0. When the digital I/O pin is configured as an output by the DIR bit, writing to the corresponding DIO bit will set the output state. When the digital I/O pin is configured as an input by the DIR bit, writing to the corresponding DIO bit will have no effect. When DO/CLKOUT is configured as an output and CLKOUT is enabled (using CLK1, CLK0 bits in the ADCON register), writing to DIO0 will have no effect.



OFC0: Offset Calibration Byte 0, least significant byte (Address 05h)

Reset value depends on calibration results.

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
OFC07	OFC06	OFC05	OFC04	OFC03	OFC02	OFC01	OFC00

OFC1: Offset Calibration Byte 1 (Address 06h)

Reset value depends on calibration results.

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
OFC15	OFC14	OFC13	OFC12	OFC11	OFC10	OFC09	OFC08

OFC2: Offset Calibration Byte 2, most significant byte (Address 07h)

Reset value depends on calibration results.

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
OFC23	OFC22	OFC21	OFC20	OFC19	OFC18	OFC17	OFC16

FSC0: Full-scale Calibration Byte 0, least significant byte (Address 08h)

Reset value depends on calibration results.

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0
FSC07	FSC06	FSC05	FSC04	FSC03	FSC02	FSC01	FSC00

FSC1: Full-scale Calibration Byte 1 (Address 09h)

Reset value depends on calibration results.

BIT 7	BIT 6	BIT 6 BIT 5 BIT 4		BIT 3	BIT 2	BIT 1	BIT 0
FSC15	FSC14	FSC13	FSC12	FSC11	FSC10	FSC09	FSC08

FSC2: Full-scale Calibration Byte 2, most significant byte (Address 0Ah)

Reset value depends on calibration results.

BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	
FSC23	FSC22	FSC21	FSC20	FSC19	FSC18	FSC17	FSC16	



コマンド定義

表24に要約したコマンドがADS1255/6の動作を制御します。コマンドは、レジスタの読み取りおよび書き込み(PREG, WREG)を除いて、すべてスタンドアロン(1バイトのコマンド)です。PREGおよびWREGは、第2コマンド・バイトとデータが必要です。この第2コマンドおよびデータのバイトは、第1コマンド・バイトの後に続いて遅延なくシフト・インできます。また、STATUSレジスタのORDERビットは、出力データ内のビットの順番を設定します。さらに、CSはコマンド・シーケンスの間、ローでなければなりません。

RDATA:

解説: DRDYがローになった後でこのコマンドを実行し、シングル変換の結果を読み取ります。DOUTで全24ビットがシフト・アウトした後、DRDYはハイになります。全24ビットをリード・バックする必要はありませんが、その場合DRDYは新しいデータ

が更新されるまでハイになりません。RDATAコマンドの後端と DOUTでのデータ・シフト開始との間に必要な遅延時間 t_6 については、「タイミング特性」を参照願います。

RDATAC:

解説:DRDYがローになった後でこのコマンドを実行し、リード・データ・コンティニュアス・モードに入ります。このモードになると、各DRDYごとのリード・コマンドを実行せずに新データを連続出力できるようになります。また、全24ビットが読み取られた後、 \overline{DRDY} はハイになります。全24ビットをリードバックする必要はありませんが、その場合 \overline{DRDY} は新しいデータが更新されるまでハイになりません。このモードは、ストップ・リード・データ・コンティニュアス・コマンド(STOPC)で終了できます。さらに、リード・データ・コンティニュアス・モードでは、DINはSTOPCあるいはRESETコマンドのために常に監視されています。したがって、DINとDOUTを互いに接続している場合、この

COMMAND	DESCRIPTION	1ST COMMAND BYTE	2ND COMMAND BYTE
WAKEUP	Completes SYNC and Exits Standby Mode	0000 0000 (00h)	
RDATA	Read Data	0000 0001 (01h)	
RDATAC	Read Data Continuously	0000 0011 (03h)	
SDATAC	Stop Read Data Continuously	0000 1111 (0Fh)	
RREG	Read from REG rrr	0001 rrrr (1xh)	0000 <i>nnnn</i>
WREG	Write to REG rrr	0101 <i>rrrr</i> (5xh)	0000 <i>nnnn</i>
SELFCAL	Offset and Gain Self-Calibration	1111 0000 (F0h)	
SELFOCAL	Offset Self-Calibration	1111 0001 (F1h)	
SELFGCAL	Gain Self-Calibration	1111 0010 (F2h)	
SYSOCAL	System Offset Calibration	1111 0011 (F3h)	
SYSGCAL	System Gain Calibration	1111 0100 (F4h)	
SYNC	Synchronize the A/D Conversion	1111 1100 (FCh)	
STANDBY	Begin Standby Mode	1111 1101 (FDh)	
RESET	Reset to Power-Up Values	1111 1110 (FEh)	
WAKEUP	Completes SYNC and Exits Standby Mode	1111 1111 (FFh)	

注記: $n = y - r \cdot 5$ イトされるレジスタの数-1. 例えば、3レジスタの $y - r \cdot 5$ イトでは、nnnn = 2 (0010). $r = y - r \cdot 5$ イトのコマンドを開始するレジスタ・アドレス。

表24. コマンド定義




図29. RDATAコマンド・シーケンス



モードを使用してはなりません。RDATACコマンドの後端とDOUTでのデータ・シフト開始との間に必要な遅延時間t₆については、「タイミング特性」を参照願います。

上図において、2番目以降の \overline{DRDY} では、SCLKによってデータをシフト・アウトします。また、DINにおける入力データの3バイト中の1バイトがSTOPCあるいはRESETコマンドに等しいと、リード・データ・コンティニュアス・モードは終了します。

STOPC:

解説: リード・データ・コンティニュアス・モードを終了させます (RDATAC参照)。このコマンドは、 \overline{DRDY} がローになった後で実行し、 \overline{DRDY} がハイになる前に終了しなければなりません。

RREG:

解説:11個のレジスタからデータを出力します。この読み取りは、コマンドの部分に指定されたレジスタ·アドレスから開始します。読み取られるレジスタの数は、コマンドの第2バイト+1になります。その数が残りのレジスタを超えたら、最初のレジス

タ・アドレスに戻ります。

第1コマンド・バイト: 0001 rrrrここで、rrrrは最初に読み取られるレジスタのアドレスです。

第2コマンド・バイト: 0000 nnnnここで、nnnnは読み取るバイト数-1です。

RREGコマンドの後端とDOUTでのデータ・シフト開始との間に必要な遅延時間 t_6 については、「タイミング特性」を参照願います。

WREG:

解説:このレジスタへの書き込みは、コマンドの部分に規定されたレジスタ·アドレスから開始します。書き込まれるレジスタの数は、1+第2コマンド·バイトの値になります。

第1コマンド・バイト: 0101 rrrrここで、rrrrは最初に書き込まれるレジスタのアドレスです。

第2コマンド·バイト: 0000 nnnnここで、nnnnは書き込まれる

バイト数-1です。

データ・バイト: レジスタに書き込まれるデータです。




図30. RDATACコマンド・シーケンス




図31. リード・データ・コンティニュアス・モード時のDINおよび DOUTコマンド・シーケンス




図32. STOPCコマンド・シーケンス




図33. RREGコマンド例:レジスタ01h(マルチプレクサ)から始めて2個のレジスタを読み取る。






図34. WREGコマンド例:レジスタ03h(DRATE)から始めて2個のレジスタに書き込む。

SELFCAL:

解説:自己オフセットおよび自己ゲイン・キャリブレーションを実行します。オフセット・キャリブレーション・レジスタ(OFC)およびフルスケール・キャリブレーション・レジスタ(FSC)は、この動作の後で更新されます。キャリブレーションの開始時にDRDYはハイになります。キャリブレーションが終了し、データがセトリングしてレディになると、DRDYはローになります。このコマンドを実行したら、キャリブレーションの終了を示すDRDYのローまで、他のコマンドを送ってはなりません。

SELFOCAL:

解説:自己オフセット・キャリブレーションを実行します。この動作の後、オフセット・キャリブレーション・レジスタ(OFC)は更新されます。キャリブレーションの開始時にDRDYはハイになります。キャリブレーションが終了し、データがセトリングしてレディになると、DRDYはローになります。このコマンドを実行したら、キャリブレーションの終了を示すDRDYのローまで、他のコマンドを送ってはなりません。

SELFGCAL:

解説:自己ゲイン・キャリブレーションを実行します。この動作の後、フルスケール・キャリブレーション・レジスタ(FSC)は新しい値に更新されます。キャリブレーションの開始時にDRDYはハイになります。キャリブレーションが終了し、データがセトリングしてレディになると、DRDYはローになります。このコマンドを実行したら、キャリブレーションの終了を示すDRDYのローまで、他のコマンドを送ってはなりません。

SYSOCAL:

解説:システム・オフセット・キャリブレーションを実行します。この動作の後、オフセット・キャリブレーション・レジスタ(OFC) は更新されます。キャリブレーションの開始時にDRDYはハイになります。キャリブレーションが終了し、データがセトリングしてレディになると、DRDYはローになります。このコマンドを実行したら、キャリブレーションの終了を示すDRDYのローまで、他のコマンドを送ってはなりません。

SYSGCAL:

解説:システム・ゲイン・キャリブレーションを実行します。この動作の後、フルスケール・キャリブレーション・レジスタ(FSC)は更新されます。キャリブレーションの開始時に \overline{DRDY} はハイになります。キャリブレーションが終了し、データがセトリングしてレディになると、 \overline{DRDY} はローになります。このコマンドを実行したら、キャリブレーションの終了を示す \overline{DRDY} のローまで、他のコマンドを送ってはなりません。

SYNC:

解説:このコマンドはA/D変換を同期します。この使用法は、最初にコマンドをシフト・インします。次に、WAKEUPコマンドをシフト・インします。WAKEUPコマンドのシフト・インに使用したSCLKの次の、最初に来るCLKINの立ち上りエッジで同期がとられます。

STANBY:

解説:このコマンドは、ADS1255/6を低消費電力のスタンバイ・モードにします。STANBYコマンドを実行したら、CSがローの間にSCLKに変化があると、それがスタンバイ・モードに対する割り込みになります。したがって、SCLKが変化しないようにします。CSがハイであれば、SCLKの変化はスタンバイ・モードでも許されます。スタンバイ・モードを抜けるには、WAKEUPコマンドを実行します。このコマンドは、シングル変換の実行にも使用できます(「ワンショット・モード」の節を参照)。




図35. SYNCコマンド・シーケンス






図36. STANBYコマンド・シーケンス

WAKEUP:

解説:SYNCおよびSTANBYコマンドとともに使用されます。このコマンドには、2つの値(全部0あるいは全部1)が使用できます。

RESET:

解説:ADCONレジスタのCLK0およびCLK1ビット以外の全レジスタをデフォルト値に戻します。また、このコマンドは、リード・データ・コンティニュアス・モードを終了させます。その場合、 \overline{DRDY} がローになった後でRESETコマンドを実行します。



www.ti.com 17-Jun-2025

PACKAGING INFORMATION

Orderable part number	Status	Material type	Package Pins	Package qty Carrier	RoHS	Lead finish/	MSL rating/	Op temp (°C)	Part marking
	(1)	(2)			(3)	Ball material	Peak reflow		(6)
						(4)	(5)		
ADS1255IDBR	Active	Production	SSOP (DB) 20	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1255IDB
ADS1255IDBR.B	Active	Production	SSOP (DB) 20	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1255IDB
ADS1255IDBRG4	Active	Production	SSOP (DB) 20	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1255IDB
ADS1255IDBRG4.B	Active	Production	SSOP (DB) 20	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1255IDB
ADS1255IDBT	Active	Production	SSOP (DB) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1255IDB
ADS1255IDBT.B	Active	Production	SSOP (DB) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1255IDB
ADS1255IDBTG4	Active	Production	SSOP (DB) 20	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1255IDB
ADS1256IDBR	Active	Production	SSOP (DB) 28	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1256IDB
ADS1256IDBR.B	Active	Production	SSOP (DB) 28	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1256IDB
ADS1256IDBRG4	Active	Production	SSOP (DB) 28	1000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1256IDB
ADS1256IDBT	Active	Production	SSOP (DB) 28	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1256IDB
ADS1256IDBT.B	Active	Production	SSOP (DB) 28	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1256IDB
ADS1256IDBTG4	Active	Production	SSOP (DB) 28	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	ADS1256IDB

⁽¹⁾ Status: For more details on status, see our product life cycle.

⁽²⁾ Material type: When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ RoHS values: Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

⁽⁴⁾ Lead finish/Ball material: Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.



PACKAGE OPTION ADDENDUM

www.ti.com 17-Jun-2025

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、 テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、 テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。 テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、 テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、 テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、 テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。 テキサス・インスツルメンツがこれらのリソ 一スを提供することは、適用される テキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありませ ん。

お客様がいかなる追加条項または代替条項を提案した場合でも、 テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265 Copyright © 2025, Texas Instruments Incorporated