

TEXAS RUMENTS

www.tij.co.jp

JAJSBR0

完全統合型、8チャネル超音波アナログ・フロントエンド、 パッシブCWミキサ搭載、0.75nV/rtHz、 14/12ビット、65MSPS、153mW/CH

特 昏

- 必要な回路を完全に統合した8チャネルのアナロ グ・フロントエンド
 - LNA、VCAT、PGA、LPF、ADC、およびCW ミキサ
- ゲインをプログラミング可能な低ノイズ・アンプ (LNA)
 - ゲイン:24/18/12 dB
 - リニア入力範囲: 0.25/0.5/1 VPP
 - 入力基準ノイズ: 0.63/0.7/0.9 nV/rtHz
 - プログラミング可能なアクティブ終端
- 40dB低ノイズ電圧制御アッテネータ(VCAT)
- 24/30dBプログラマブル・ゲイン・アンプ(PGA)
- 3次リニア・フェーズ・ローパス・フィルタ(LPF)
- 10、15、20、30 MHz ● 14ビットA/Dコンバータ(ADC)
- SNR:77dBFS(65MSPS時)
 - LVDS出力
- ノイズ/電力最適化(フル・チェーン)
 - 153mW/CH(0.75nV/rtHz、65MSPS時)
 - 98mW/CH(1.1nV/rtHz、40MSPS時)
 - 80mW/CH(CWモード時)
- ●優れたデバイス間ゲイン・マッチング
 - $-\pm 0.5$ dB(typ)、 ± 0.9 dB(max)
- 低い高調波歪

「確認下さい

- 高速で安定した過負荷回復
- 連続波ドップラー(CWD)用パッシブ・ミキサ
 - 低い近接位相ノイズ:-156dBc/Hz(2.5MHzの 搬送波から1kHzでの値)
 - — 位相分解能: 1/16λ
 - 16X、8X、4X、1XのCWクロックをサポート

- 3次および5次高調波を12dB抑制
- 柔軟な入力クロック
- ●小さなパッケージ:15mm×9mm、135-BGA

アプリケーション

- 医療用超音波イメージング
- 非破壊評価用機器

概 要

AFE5808は、高性能と小サイズが要求される超音波システム 向けに設計された高集積アナログ·フロントエンド(AFE)ソ リューションです。AFE5808は、完全な時間ゲイン制御 (TGC)イメージング・パスと、連続波ドップラー(CWD)パスを 統合しています。また、電力/ノイズ特性の適切な組み合わせ を選択することで、システム性能を最適化できます。これによ り、AFE5808は、ハイエンド・システムに対してだけでなく、 ポータブル・システムに対しても優れた超音波アナログ・フロン トエンド・ソリューションとなります。

AFE5808には、8チャネルの電圧制御アンプ(VCA)、14/12 ビットA/Dコンバータ(ADC)、およびCWミキサが内蔵されて います。VCAには、低ノイズ・アンプ(LNA)、電圧制御アッテ ネータ(VCAT)、プログラマブル・ゲイン・アンプ(PGA)、およ びローパス・フィルタ(LPF)が含まれています。LNAはゲイン がプログラミング可能であり、250mV_{PP}~1V_{PP}の入力信号を サポートします。また、LNAはプログラミング可能なアクティブ 終端もサポートしています。超低ノイズのVCATは、40dBの減衰 制御範囲を持ち、低ゲインでのSNRを全体的に向上させること で、高調波イメージングおよびニア・フィールド・イメージングに 有用です。PGAは、24dBおよび30dBのゲイン・オプションを備 えています。ADCの前に、LPFを10MHz、15MHz、20MHz、 または30MHzとして構成することで、異なる周波数の超音波ア プリケーションをサポートできます。AFE5808が備える14

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料 を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI)が英文から和文へ翻訳して作成したものです。 資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補 助的参考資料としてご使用下さい。



TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわ らず、更新以前の情報に基づいて発生した問題や障害等につきましては如 何なる責任も負いません。



ビット/65MSPSの高性能ADCは、77dBFSのSNRを達成しま す。これにより、低いチェーン・ゲインで優れたSNRが確保さ れます。ADCのLVDS出力は、小型化されたシステムに求めら れる柔軟なシステム統合を可能にします。また、AFE5808は、 低電力パッシブ・ミキサと低ノイズの加算アンプを内蔵してお り、オンチップのCWDビームフォーマを実現できます。各ア ナログ入力信号に、16の選択可能な位相遅延を適用できます。 さらに、独自の3次および5次高調波抑制フィルタの実装によ り、CW感度を強化しています。

AFE5808は15mm × 9mmの135ピンBGAパッケージで供給さ れ、0℃~85℃で仕様が規定されています。また、AFE5807と ピン・コンパチブルです。



これらのデバイスは、限定的なESD(静電破壊保護機能を内蔵 しています。保存時または取り扱い時に、MOSゲートに対する 静電破壊を防止するために、リード線どうしを短絡しておく か、デバイスを導電性のフォームに入れる必要があります。



製品情報(1)

製品名	パッケージの種類	動作	型番	出荷形態、数量
AFE5808	ZCF	$0^{\circ}\mathrm{C}\sim85^{\circ}\mathrm{C}$	AFE5808ZCF	トレイ、160

 (1) 最新のパッケージおよびご発注情報については、このデータシートの巻末にある「付録:パッケージ・オプション」を参照するか、 TIのWebサイト(www.ti.comまたはwww.tij.co.jp)をご覧ください。



絶対最大定格

動作温度範囲内(特に記述のない限り)⁽¹⁾

			VALUE	394 AL
		MAX	MIN	甲亚
	AVDD	-0.3	3.9	V
壶 酒壶口签田	AVDD_ADC	-0.3	2.2	V
电源电圧电西	AVDD_5V	-0.3	6	V
	DVDD	MAX MIN 単位 -0.3 3.9 V -0.3 2.2 V -0.3 6 V -0.3 6. V -0.3 0.3 V -0.3 105 °C 105 °C °C -55 150 °C 0 85 °C 2000 V 500	V	
AVSS-LVSS間の電圧		-0.3	0.3	V
アナログ入力およびデジタル	~入力の電圧	-0.3	min [3.6,AVDD+0.3] V	
ピーク半田温度 ⁽²⁾			260	°C
最大接合部温度(T _J)、任意の)条件		105	°C
保存温度範囲		-55	150	°C
動作温度範囲		0	85	°C
	НВМ		2000	MIN Image: Minor of the state
LOU 化 伯	CDM		500	V

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。
 絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。
 (2) デバイスはJSTD-020Dに準拠しています。

熱特性について

		AFE5808	
	熱特性 ⁽¹⁾	BGA	単位
		135 135ピン	
θ_{JA}	接合部-周囲間熱抵抗	34.1	
θ _{JCtop}	接合部-ケース(上面)間熱抵抗	5	
θ_{JB}	接合部-基板間熱抵抗	11.5	°C/W
ΨJT	接合部-上面間特性パラメータ	0.2	C/VV
Ψ _{JB}	接合部-基板間特性パラメータ	10.8	
θ_{JCbot}	接合部-ケース(底面)間熱抵抗	n/a	

(1) 従来の熱特性パラメータと新しい熱特性パラメータの詳細については、アプリケーション・レポート『IC Package Thermal Metrics』 (SPRA953)を参照してください。

推奨動作条件

パラメータ	MIN	MAX	単位
AVDD	3.15	3.6	V
AVDD_ADC	1.7	1.9	V
DVDD	1.7	1.9	V
AVDD_5V	4.75	5.5	V
周囲温度、T _A	0	85	°C



ピン配置情報

上面図 ZCF(BGA-135)

	1	2	3	4	5	6	7	8	9
Α	AVDD	INP8	INP7	INP6	INP5	INP4	INP3	INP2	INP1
в	CM_BYP	ACT8	ACT7	ACT6	ACT5	ACT4	ACT3	ACT2	ACT1
С	AVSS	INM8	INM7	INM6	INM5	INM4	INM3	INM2	INM1
D	AVSS	AVSS	AVSS	AVSS	AVSS	AVSS	AVSS	AVDD	AVDD
Е	CW_IP_AMPINP	CW_IP_AMPINM	AVSS	AVSS	AVSS	AVSS	AVSS	AVDD	AVDD
F	CW_IP_OUTM	CW_IP_OUTP	AVSS	AVSS	AVSS	AVSS	AVSS	CLKP_16X	CLKM_16X
G	AVSS	AVSS	AVSS	AVSS	AVSS	AVSS	AVSS	CLKP_1X	CLKM_1X
н	CW_QP_OUTM	CW_QP_OUTP	AVSS	AVSS	AVSS	AVSS	AVSS	PDN_GLOBAL	RESET
J	CW_QP_AMPINP	CW_QP_AMPINM	AVSS	AVSS	AVSS	AVDD_ADC	AVDD_ADC	PDN_VCA	SCLK
к	AVDD	AVDD_5V	VCNTLP	VCNTLM	VHIGH	AVSS	DNC	AVDD_ADC	SDATA
L	CLKP_ADC	CLKM_ADC	AVDD_ADC	REFM	DNC	DNC	DNC	PDN_ADC	SEN
м	AVDD_ADC	AVDD_ADC	VREF_IN	REFP	DNC	DNC	DNC	DNC	SDOUT
N	D8P	D8M	DVDD	DNC	DVSS	DNC	DVDD	D1M	D1P
Р	D7M	D6M	D5M	FCLKM	DVSS	DCLKM	D4M	D3M	D2M
R	D7P	D6P	D5P	FCLKP	DVSS	DCLKP	D4P	D3P	D2P

ピン機能

ピン		=* ==
番号	名前	就 99
B9~ B2	ACT1ACT8	CH1~8のアクティブ終端入力ピン。1µFのコンデンサを推奨します。 「アプリケーション情報」を参照してください。
A1, D8, D9, E8, E9, K1	AVDD	LNA、VCAT、PGA、LPF、およびCWDブロックの3.3Vアナログ電源。
K2	AVDD_5V	LNA、VCAT、PGA、LPF、およびCWDブロックの5.0Vアナログ電源。
J6, J7, K8, L3, M1, M2	AVDD_ADC	ADCの1.8Vアナログ電源。
C1, D1~D7, E3~E7, F3~F7, G1~G7, H3~H7,J3~J5, K6	AVSS	アナログ・グランド。
L2	CLKM_ADC	差動ADCクロックの負入力。シングルエンド・クロック・モードでは、直接または0.1µFのコンデンサを介し てGNDに接続できます。
L1	CLKP_ADC	差動ADCクロックの正入力。シングルエンド・クロック・モードでは、直接または0.1μFのコンデンサを介し てクロック信号に接続できます。
F9	CLKM_16X	CW 16Xクロックの負入力。CMOSクロック・モードがイネーブルのときは、GNDに接続します。4Xおよび 8X CWクロック・モードの場合、このピンは4Xまたは8X CLKM入力となります。1X CWクロック・モード の場合、このピンはCWミキサの直角位相1X CLKMとなります。CWモードを使用しない場合は、フローティン グにできます。
F8	CLKP_16X	CW 16Xクロックの正入力。4Xおよび8Xクロック・モードの場合、このピンは4Xまたは8X CLKP入力となり ます。1X CWクロック・モードの場合、このピンはCWミキサの直角位相1X CLKPとなります。CWモードを 使用しない場合は、フローティングにできます。
G9	CLKM_1X	CW 1Xクロックの負入力。CMOSクロック・モードがイネーブルのときは、GNDに接続します(詳細は図88を 参照)。1Xクロック・モードの場合、このピンはCWミキサの同相1X CLKMとなります。CWモードを使用し ない場合は、フローティングにできます。
G8	CLKP_1X	CW 1Xクロックの正入力。1Xクロック・モードの場合、このピンはCWミキサの同相1X CLKPとなります。 CWモードを使用しない場合は、フローティングにできます。
B1	CM_BYP	バイアス電圧、グランドにバイパス。1μF以上を推奨します。超低周波ノイズを抑制するには、10μFを使用 できます。
E2	CW_IP_AMPINM	同相加算アンプの負差動入力。CW_IP_AMPINMとCW_IP_OUTPの間に外部LPFコンデンサを接続する必要が あります。PGAテスト・モードがイネーブルの場合、このピンはCH7 PGA負出力となります。 未使用時は、フローティングにできます。



	ピン	≣ ¥ 88
番号	名前	p/L -7J
E1	CW_IP_AMPINP	同相加算アンプの正差動入力。CW_IP_AMPINPとCW_IP_OUTMの間に外部LPFコンデンサを接続する必要が あります。PGAテスト・モードがイネーブルの場合、このピンはCH7 PGA正出力となります。未使用時は、 フローティングにできます。
F1	CW_IP_OUTM	同相加算アンプの負差動出力。CW_IP_AMPINPとCW_IP_OUTPMの間に外部LPFコンデンサを接続する必要が あります。未使用時は、フローティングにできます。
F2	CW_IP_OUTP	同相加算アンプの正差動出力。CW_IP_AMPINMとCW_IP_OUTPの間に外部LPFコンデンサを接続する必要が あります。未使用時は、フローティングにできます。
J2	CW_QP_AMPIN M	直角位相加算アンプの負差動入力。CW_QP_AMPINMとCW_QP_OUTPの間に外部LPFコンデンサを接続する 必要があります。PGAテスト・モードがイネーブルの場合、このピンはCH8 PGA負出力となります。未使用 時は、フローティングにできます。
J1	CW_QP_AMPINP	直角位相加算アンプの正差動入力。CW_QP_AMPINPとCW_QP_OUTMの間に外部LPFコンデンサを接続する 必要があります。PGAテスト・モードがイネーブルの場合、このピンはCH8 PGA正出力となります。未使用 時は、フローティングにできます。
H1	CW_QP_OUTM	直角位相加算アンプの負差動出力。CW_QP_AMPINPとCW_QP_OUTMの間に外部LPFコンデンサを接続する 必要があります。未使用時は、フローティングにできます。
H2	CW_QP_OUTP	直角位相加算アンプの正差動出力。CW_QP_AMPINMとCW_QP_OUTPの間に外部LPFコンデンサを接続する 必要があります。未使用時は、フローティングにできます。
N8, P9~P7, P3~P1, N2	D1M~D8M	ADC CH1~8のLVDS負出力
N9, R9~R7, R3~R1, N1	D1P~D8P	ADC CH1~8のLVDS正出力
P6	DCLKM	LVDSビット・クロック(7x)負出力
R6	DCLKP	LVDSビット・クロック(7x)正出力
K7, L5~L7,M5~M8, N4, N6	DNC	接続しません。フローティングのままにする必要があります。
N3, N7	DVDD	ADCデジタルおよびI/O電源、1.8V
N5, P5, R5	DVSS	ADCデジタル・グランド
P4	FCLKM	LVDSフレーム・クロック(1X)負出力
R4	FCLKP	LVDSフレーム・クロック(1X)正出力
C9~C2	INM1INM8	CH1~8の相補アナログ入力。0.015μF以上のコンデンサでグランドにバイパスします。 LNAのHPF応答はコンデンサに依存します。
A9~A2	INP1INP8	CH1~8のアナログ入力。0.1µF以上のコンデンサで入力にAC結合します。
L8	PDN_ADC	ADCの部分(高速)パワーダウン制御ピン。100kΩの内部プルダウン抵抗搭載。アクティブ・ハイ。
J8	PDN_VCA	VCAの部分(高速)パワーダウン制御ピン。20kΩの内部プルダウン抵抗搭載。アクティブ・ハイ。
Н8	PDN_GLOBAL	チップ全体のグローバル(完全)パワーダウン制御ピン。20kΩの内部プルダウン抵抗搭載。 アクティブ・ハイ。
L4	REFM	内部リファレンス・モードの0.5Vリファレンス出力。内部リファレンス・モードの場合は、フローティングの ままにする必要があります。リファレンス出力のモニタ用に、PCB上にテスト・ポイントを追加することを推 奨します。
M4	REFP	内部リファレンス・モードの1.5Vリファレンス出力。内部リファレンス・モードの場合は、フローティングの ままにする必要があります。リファレンス出力のモニタ用に、PCB上にテスト・ポイントを追加することを推 奨します。
Н9	RESET	ハードウェア・リセット・ピン。20kΩの内部プルダウン抵抗を搭載。アクティブ・ハイ。
J9	SCLK	シリアル・インターフェイス・クロック入力。20kΩの内部プルダウン抵抗を搭載。
K9	SDATA	シリアル・インターフェイス・データ入力。20kΩの内部プルダウン抵抗を搭載。
М9	SDOUT	シリアル・インターフェイスのデータ読み出し。 読み出しがディスエーブルのときは、ハイ・インピーダンスです。
L9	SEN	シリアル・インターフェイス・イネーブル。20kΩの内部プルアップ抵抗を搭載。アクティブ・ロー。
K4	VCNTLM	負の差動減衰制御ピン。
К3	VCNTLP	正の差動減衰制御ピン。
K5	VHIGH	バイアス電圧。1μF以上でグランドにバイパス。
М3	VREF_IN	外部リファレンス・モードのADC 1.4Vリファレンス入力。0.1μFでグランドにバイパスします。
K7, L5~L7, M5~M8, N4, N6	DNC	接続しません。フローティングのままにする必要があります。



特に記述のない限り、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、DVDD = 1.8V、INPを0.1µFでAC結合、 INMを15nFでグランドにバイパス、アクティブ終端なし、V_{CNTL}= 0V、f_{IN} = 5MHz、LNA = 18dB、PGA = 24dB、 14ビット、サンプル・レート = 65MSPS、LPFフィルタ = 15MHz、低ノイズ・モード、V_{OUT} = -1dBFS、 内部500Ω CW帰還抵抗、CMOS CWクロック、ADCを内部リファレンス・モードに設定、シングルエンドVCNTLモード、 VCNTLM = GND、周囲温度T_A = 25℃。最小値および最大値は、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、 DVDD = 1.8Vで温度範囲全体にわたって規定されています。

	パラメータ	測定条件	MIN TYP MAX	単位
TGCフル信	号チャネル(LNA+VCAT+LPF+ADC)			
	LNAゲインに対する入力電圧ノイズ	Rs = 0Ω, f = 2MHz, LNA = 24/18/12dB, PGA = 24dB	0.76/0.83/1.16	
	(低ノイズ・モード)	Rs = 0Ω, f = 2MHz,LNA = 24/18/12dB, PGA = 30dB	0.75/0.86/1.12	
en (RTI)	LNAゲインに対する入力電圧ノイズ	Rs = 0Ω, f = 2MHz,LNA = 24/18/12dB, PGA = 24dB	1.1/1.2/1.45	
en (RTI)	(低電力モード)	Rs = 0Ω, f = 2MHz, LNA = 24/18/12dB, PGA = 30dB	1.1/1.2/1.45	nv/mHz
	LNAゲインに対する入力電圧ノイズ	Rs = 0Ω, f = 2MHz,LNA = 24/18/12dB, PGA = 24dB	1/1.05/1.25	
	(中電力モード)	Rs = 0Ω, f = 2MHz, LNA = 24/18/12dB, PGA = 30dB	0.95/1.0/1.2	
	入力基準電流ノイズ		2.7	pA/rtHz
	/ ノ マジキビ ※4-	Rs = 200Ω, 200Ω アクティブ終端、 PGA = 24dB, LNA = 12/18/24dB	3.85/2.4/1.8	dB
NF	ノ1ス指数	Rs = 100Ω, 100Ω アクティブ終端、 PGA = 24dB, LNA = 12/18/24dB	5.3/3.1/2.3	dB
V _{MAX}	最大直線入力電圧	LNAゲイン = 24/18/12dB	250/500/1000	
V _{CLAMP}	クランプ電圧	Reg52[10:9] = 0, LNA = 24/18/12dB	350/600/1150	mvpp
	201/2/2	低ノイズ・モード	24/30	
	PGA712	中/低電力モード	24/28.5	dB
		LNA = 24dB, PGA = 30dB, 低ノイズ・モード	54	
	合計ゲイン	LNA = 24dB, PGA = 30dB, 中電力モード	52.5	dB
		LNA = 24dB, PGA = 30dB, 低電力モード	52.5	1
	チャネル間ノイズ相関係数 (信号なし) ⁽¹⁾	8チャネルの合計	0	
	チャネル間ノイズ相関係数	全帯域(VCNTL = 0/0.8)	0.15/0.17	
	(信号あり) ⁽¹⁾	搬送波から1MHzの帯域(VCNTL = 0/0.8)	0.18/0.75	
		VCNTL= 0.6V(合計チャネル・ゲイン22dB)	68 70	
	信号対雑音比(SNR)	VCNTL= 0, LNA = 18dB, PGA = 24dB	59.3 63	dBFS
		VCNTL = 0, LNA = 24dB, PGA = 24dB	58	1
	ナロー・バンドSNR	搬送波周辺の2MHz帯域でのSNR(VCNTL = 0.6V時)(合計ゲイン22dB)	75 77	dBFS
	入力同相モード電圧	INPおよびINMピン	2.4	V
	7		8	kΩ
	人刀抵抗	プリセット・アクティブ終端をイネーブル	50/100/200/400	Ω
	入力容量		20	pF
	入力制御電圧	VCNTLP-VCNTLM	0 1.5	V
	同相モード電圧	VCNTLP および VCNTLM	0.75	V
	ゲイン範囲		-40	dB
	ゲイン・スロープ	V_{CNTL} = 0.1V \sim 1.1V	35	dB/V
	入力抵抗	VCNTLP - VCNTLM間	200	kΩ
	入力容量	VCNTLP - VCNTLM間	1	pF
	TGC応答時間	VCNTL= 0V ~1.5V ステップ関数	1.5	μs
	3次ローパス・フィルタ		10, 15, 20, 30	MHz
	LNAゲインの変化に対するセトリング・タイム		14	μs
	アクティブ終端設定の変化に対する セトリング・タイム		1	μs

 ノイズ相関係数は、Nc/(Nu+Nc)として定義されます。ここで、Ncは単一チャネルの相関ノイズ電力、Nuは単一チャネルの非相関ノイズ電力です。 測定値は、次の式に従います。ここでは、単一チャネル信号のSNRと8チャネル合計信号のSNRが測定されます。

$$\frac{N_{C}}{Nu + N_{C}} = \frac{10 - \frac{8CH_{SNR}}{10}}{10 - \frac{1CH_{SNR}}{10}} \times \frac{1}{56} - \frac{1}{7}$$



特に記述のない限り、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、DVDD = 1.8V、INPを0.1µFでAC結合、 INMを15nFでグランドにバイパス、アクティブ終端なし、V_{CNTL}= 0V、f_{IN} = 5MHz、LNA = 18dB、PGA = 24dB、 14ビット、サンプル・レート = 65MSPS、LPFフィルタ = 15MHz、低ノイズ・モード、V_{OUT} = -1dBFS、 内部500Ω CW帰還抵抗、CMOS CWクロック、ADCを内部リファレンス・モードに設定、シングルエンドVCNTLモード、 VCNTLM = GND、周囲温度T_A = 25°C。最小値および最大値は、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、 DVDD = 1.8Vで温度範囲全体にわたって規定されています。

	パラメータ	測定条件	MIN	TYP	MAX	単位
AC精度						
	LPF帯域幅公差			±5%		
	チャネル間群遅延変動	$2MHz \sim 15MHz$		2		ns
	チャネル間位相変動	15MHz 信号		11		Degree
		0V < VCNTL< 0.1V (デバイス間)		±0.5		
	ゲイン・マッチング	0.1V < VCNTL < 1.1V (デバイス間)	-0.9	±0.5	0.9	٩Ŀ
	クイン・マッテンク	0.1V < VCNTL < 1.1V (デバイス間)、温度 = 0℃および85℃	-1.1	±0.5	1.1	αв
		1.1V < VCNTL < 1.5V (デバイス間)		±0.5		
	ゲイン・マッチング	チャネル間		±0.25		dB
	出力オフセット	VCNTL = 0, PGA = 30dB, LNA = 24dB	-75		75	LSB
AC性能						
		Fin = 2MHz; $V_{OUT} = -1dBFS$		-60		
		Fin = 5MHz; V _{OUT} = -1dBFS		-60		
HD2	2次高調波歪	Fin = 5MHz; V_{IN} = 500mVpp, V_{OUT} = -1dBFS, LNA = 18dB, VCNTL = 0.88V		-55		dBc
		Fin = 5MHz; V_{IN} = 250mVpp, V_{OUT} = -1dBFS, LNA = 24dB, VCNTL= 0.88V		-55		
		Fin = 2MHz; V _{OUT} = -1dBFS		-55		
	3次高調波歪	Fin = 5MHz; V _{OUT} = -1dBFS		-55		
HD3		Fin = 5MHz; V_{IN} = 500mVpp, VOUT = -1dBFS, LNA = 18dB, VCNTL = 0.88V		-55		dBc
		Fin = 5MHz; V_{IN} = 250mVpp, VOUT = -1dBFS, LNA = 24dB, VCNTL = 0.88V		-55		
TUD	人言题读表	Fin = 2MHz; V _{OUT} = -1dBFS		-55		
THD	至局調波走	Fin = 5MHz; V _{OUT} = -1dBFS		-55		abc
IMD3	相互変調歪	f1 = 5MHz (-1dBFS)、 f2 = 5.01MHz (-27dBFS)		-60		dBc
XTALK	クロストーク	Fin = 5MHz; V _{OUT} = -1dBFS		-65		dB
	位相ノイズ	5MHzから1kHz(VCNTL= 0V)		-132		dBc/Hz
LNA						
	入力基準電圧ノイズ	Rs = 0Ω, f = 2MHz, Rin = High Z, ゲイン = 24/18/12dB		0.63/0.70/0.9		nV/rtHz
	ハイパス・フィルタ	-3dBカットオフ周波数	5	0/100/150/200		kHz
	LNAリニア出力			4		Vpp
VCAT+PC	A					
	VCAT入力ノイズ	OdB/-40dB減衰		2/10.5		nV/rtHz
	PGA入力ノイズ	24dB/30dB		1.75		nV/rtHz
	–3dB HPFカットオフ周波数			80		kHz



特に記述のない限り、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、DVDD = 1.8V、INPを0.1µFでAC結合、 INMを15nFでグランドにバイパス、アクティブ終端なし、V_{CNTL}= 0V、f_{IN} = 5MHz、LNA = 18dB、PGA = 24dB、 14ビット、サンプル・レート = 65MSPS、LPFフィルタ = 15MHz、低ノイズ・モード、V_{OUT} = -1dBFS、 内部500Ω CW帰還抵抗、CMOS CWクロック、ADCを内部リファレンス・モードに設定、シングルエンドVCNTLモード、 VCNTLM = GND、周囲温度T_A = 25°C。最小値および最大値は、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、 DVDD = 1.8Vで温度範囲全体にわたって規定されています。

	パラメータ	測定条件	MIN TYP	MAX	単位
CWドップ	ラー				
(1チャネル・ミキサ、LNA = 24dB、帰還抵抗500Ω	0.8		
en (RTI)	人力電圧ノイズ(CW)	8チャネル・ミキサ、LNA = 24dB、帰還抵抗62.5Ω	0.33		nV/rtHz
(220)		1チャネル・ミキサ、LNA = 24dB、帰還抵抗500Ω	12		
en (RTO)	出力電圧ノイズ(CW)	8チャネル・ミキサ、LNA = 24dB、帰還抵抗62.5Ω	5		nV/rtHz
		1チャネル・ミキサ、LNA = 18dB、帰還抵抗500Ω	1.1		
en (RTI)	人力電圧ノイズ(CW)	8チャネル・ミキサ、LNA = 18dB、帰還抵抗62.5Ω	0.5		nV/rtHz
(270)		1チャネル・ミキサ、LNA = 18dB、帰還抵抗500Ω	8.1		
en (RTO)	出力電圧ノイス(CW)	8チャネル・ミキサ、LNA = 18dB、帰還抵抗62.5Ω	4.0		nV/rtHz
NF	ノイズ指数	Rs = 100Ω、RIN = High Z、 fin = 2MHz(LNA、I/Qミキサ、および加算アンプ/フィルタ)	1.8		dB
f _{cw}	CW動作範囲 ⁽²⁾	CW信号搬送波周波数		8	MHz
		1X CLK(16Xモード)		8	
	CWクロック周波数	16X CLK(16Xモード)		128	MHz
		4X CLK(4Xモード)		32	
	AC結合LVDSクロック振幅		0.7		
	AC結合LVPECLクロック振幅	CLKM_16X-CLKP_16X; CLKM_1X-CLKP_1X	1.6		Vpp
	CLKデューティ・サイクル	1Xおよび16X CLK	35%	65%	
	同相モード電圧	内部で提供	2.5		V
V _{CMOS}	CMOS入力クロック振幅		4	5	V
	CWミキサ変換損失		4		dB
	CWミキサ位相ノイズ	2MHz搬送波から1kHz	156		dBc/Hz
DR	入力ダイナミック・レンジ	FIN = 2MHz, LNA = 24/18/12dB	160/164/165		dBFS/Hz
		f1 = 5 MHz, f2 = 5.01 MHz, 両トーンとも–8.5dBmの振幅、 8チャネルを同相で加算、CW帰還抵抗 = 87Ω	-50		dBc
IMD3	相互愛調金	f1 = 5 MHz, f2= 5.01 MHz, 両トーンとも–8.5dBmの振幅、 単ーチャネルの場合、CW帰還抵抗 = 500Ω	-60		dBc
	I/Qチャネル・ゲイン・マッチング	16X モード	±0.04		dB
	I/Qチャネル位相マッチング	16X モード	±0.1		度
	I/Qチャネル・ゲイン・マッチング	4X モード	±0.04		dB
	I/Qチャネル位相マッチング	4X モード	±0.1		度
	イメージ除去比	fin = 2.01MHz, 入力振幅300mV、CWクロック周波数 = 2.00MHz	-50		dBc
CW加算ア	ンプ	·			
V _{CMO}	同相モード電圧	加算アンプの入力/出力	1.5		V
	加算アンプ出力		4		Vpp
		100Hz	2		nV/rtHz
	入力基準電圧ノイズ	1kHz	1.2		nV/rtHz
		2kHz-100MHz	1		nV/rtHz
	入力基準電流ノイズ		2.5		pA/rtHz
	ユニティ・ゲイン帯域幅		200		MHz
	最大出力電流	直線動作範囲	20		mApp
ADC仕様					
	サンプル・レート		10	65	MSPS
SNR	信号対維音比	ADC 14bのアイドル・チャネルSNR	77		dBFS
		REFP	1.5		V
	内部リファレンス・モート	REFM	0.5		V
		VREF_IN 電圧	1.4		V
	クト部リノアレンス・モード	VREF_IN 電流	50		μA
	ADC入力フルスケール範囲		2		Vpp
	LVDS レート	14ビットで65MSPS	910		Mbps

(2) In the 16X operation mode, the CW operation range is limited to 8MHz due to the 16X CLK. The maximum clock frequency for the 16X CLK is 128MHz. In the 8X, 4X, and 1X modes, higher CW signal frequencies up to 15 MHz can be supported with small degradation in performance, see application information: CW clock selection.



特に記述のない限り、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、DVDD = 1.8V、INPを0.1µFでAC結合、 INMを15nFでグランドにバイパス、アクティブ終端なし、V_{CNTL}= 0V、f_{IN} = 5MHz、LNA = 18dB、PGA = 24dB、 14ビット、サンプル・レート = 65MSPS、LPFフィルタ = 15MHz、低ノイズ・モード、V_{OUT} = -1dBFS、 内部500Ω CW帰還抵抗、CMOS CWクロック、ADCを内部リファレンス・モードに設定、シングルエンドVCNTLモード、 VCNTLM = GND、周囲温度T_A = 25°C。最小値および最大値は、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、 DVDD = 1.8Vで温度範囲全体にわたって規定されています。

パラメータ	測定条件	MIN	TYP	MAX	単位
消費電力					
AVDD電圧		3.15	3.3	3.6	V
AVDD_ADC電圧		1.7	1.8	1.9	V
AVDD_5V電圧		4.75	5	5.5	V
DVDD電圧		1.7	1.8	1.9	V
チャネル毎の合計消費電力	TGC低ノイズ・モード、65MSPS		153	175	
	TGC低ノイズ・モード、40MSPS		142		
	TGC中電力モード、40MSPS		110		mw/CH
	TGC低電力モード、40MSPS		98		
	TGC低ノイズ・モード、信号なし		203	235	
AVDD (3.3V) 電流	TGC中電力モード、信号なし		126		
	TGC低電力モード、信号なし		99		
	CWモード、信号なし		147	170	
	TGC低ノイズ・モード、500mVpp入力、1%デューティ・サイクル		210		mA
	TGC中電力モード、500mVpp入力、1%デューティ・サイクル		133		
	TGC低電力モード、500mVpp入力、1%デューティ・サイクル		105		
	CWモード、500mVpp入力		375		
	TGCモード、信号なし		16.5	22	
AVDD_5V電流	CWモード、信号なし、16Xクロック = 32MHz		32		
	TGCモード、500mVpp入力、1%デューティ・サイクル		16.5		mA
	CWモード、500mVpp入力		42.5		
	TGC低ノイズ・モード、信号なし		93.5	107	
	TGC中電力モード、信号なし		62		
	TGC低電力モード、信号なし		50		
VCA泊箕電刀	TGC低ノイズ・モード、500mVpp入力、1%デューティ・サイクル		97		mW/CH
	TGC中電力モード、500mVpp入力、1%デューティ・サイクル		65		
	TGC低電力モード、500mVpp入力、1%デューティ・サイクル		54		
our)//#	信号なし、ADCシャットダウン、CWモード、16Xクロック = 32MHz		80		
CW消費電刀	500mVpp入力、ADCシャットダウン、16Xクロック = 32MHz		173		mW/CH
AVDD_ADC(1.8V)電流	65MSPS		187	205	mA
DVDD(1.8V)電流	65MSPS		77	110	mA
	65MSPS		59	69	
	50MSPS		51		
ADC)月賀電刀/ナヤネル	40MSPS		46		mw/CH
	20MSPS		35		
	PDN_VCA = High, PDN_ADC = High		25		
パリータワン・モートの消費電刀	完全パワーダウン、PDN_Globa I= High		0.6		mW/CH
パワーダウン応答時間	パワーダウンに入るまでの所要時間		1		μS
		2	2μs + PDN時間		
パワーアップ応答時間			の1%		μS
	ADCパワーダウン		1		
	完全パワーダウン		2.5		ms
電源変調比、AVDDおよびAVDD 5V	fin = 5MHz, 1KHzで電源に50mVppのノイズ ⁽³⁾		-65		dBc
	fin = 5MHz, 50KHzで電源に50mVppのノイズ ⁽³⁾		-65		dBc
	f = 10kHz,VCNTL = 0V (高ゲイン)、AVDD		-40		dBc
電源除去比	f = 10kHz,VCNTL = 0V (高ゲイン)、AVDD_5V		-55		dBc
	f = 10kHz,VCNTL = 1V(低ゲイン)、AVDD		-50		dBc

(3) PSMR仕様は、入力信号振幅を基準としています。



デジタル特性

特に記述のない限り、標準値は+25℃での値、AVDD = 3.3V、AVDD_5 = 5VおよびAVDD_ADC = 1.8V、 DVDD = 1.8Vです。最小値および最大値は温度範囲全体(T_{MIN} = 0℃~T_{MAX} = +85℃)での値です。

	パラメータ	条件	MIN	TYP	MAX	単位(1)
デジク	タル入出力					
V _{IH}	論理High入力電圧		2		3.3	V
V _{IL}	論理Low入力電圧		0		0.3	V
	論理High入力電流			200		μΑ
	論理Low入力電流			200		μΑ
	入力容量			5		pF
V _{OH}	論理High出力電圧	SDOUTピン		DVDD		V
V _{OL}	論理Low出力電圧	SDOUTピン		0		V
LVDS	出力					
	出力差動電圧	100Ωの外部差動終端		400		mV
	出力オフセット電圧	同相モード電圧		1100		mV
	FCLKPおよびFCLKM	1Xクロック・レート	10		65	MHz
	DCLKPおよびDCLKM	7Xクロック・レート	70		455	MHz
		6Xクロック・レート	60		390	MHz
t _{su}	データ・セットアップ時間 ⁽²⁾			350		ps
t _h	データ・ホールド時間 ⁽²⁾			350		ps
ADC.	入力クロック					
	CLOCK周波数		10		65	MSPS
	クロック・デューティ・サイクル		45%	50%	55%	
		正弦波、AC結合	0.5			Vpp
	クロック人力振幅、 美動(V	LVPECL、AC結合		1.6		Vpp
	/≖ ≠// \ ▼ CLKP_ADC ⁻ ▼ CLKM_ADC/	LVDS、AC結合		0.7		Vpp
	同相モード電圧 voltage	内部でバイアス		1		V
	 クロック入力振幅V _{CLKP_ADC} (シングルエンド)	CMOS CLOCK		1.8		Vpp

(1) DC仕様は、LVDS出力のスイッチングなし、および100Ωの外部終端により有効な論理レベル0または1に固定、の条件で規定されています。
 (2) セットアップ時間およびホールド時間の仕様は、出力データおよびクロックに対するジッタの影響を考慮しています。これらの仕様では、データおよびクロックのパスがレシーバ内で完全にマッチングされていると仮定しています。レシーバ内でこれらのパスにミスマッチがあると、タイミング余裕が減少します。



標準的特性

特に記述のない限り、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、DVDD = 1.8V、INPに0.1µFでAC結合、 INMに15nF、アクティブ終端なし、VCNTL= 0V、FIN = 5MHz、LNA = 18dB、PGA = 24dB、14ビット、 サンプル・レート = 65MSPS、LPFフィルタ = 15MHz、低ノイズ・モード、VOUT = -1dBFS、500Ω CW帰還抵抗、 CMOS 16Xクロック、ADCを内部リファレンス・モードに設定、シングルエンドVCNTLモード、VCNTLM = GND、 周囲温度T_A = +25℃。



図 2. ゲイン 対 VCNTL、LNA = 18dB およびPGA = 24dB







図 3. ゲイン変動 対 温度、LNA = 18dB およびPGA = 24dB



図 5. ゲイン・マッチング・ヒストグラム、 VCNTL = 0.6V (936チャネル)



標準的特性





Impedance Magnitude Response 12000 Open 10000 Impedance (Ohms) 8000 6000 4000 2000 500k 4.5M 8.5M 12.5M 16.5M 20.5M Frequency (Hz)

図8.入力インピーダンス、アクティブ終端なし(大きさ)



図10.入力インピーダンス、アクティブ終端あり(大きさ)

Impedance Phase Response







図11.入力インピーダンス、アクティブ終端あり(位相)





図 12. ローパス・フィルタ応答



図 13. LNAハイパス・フィルタ応答 対 Reg59[3:2]



図 14. 全チャネルのハイパス・フィルタ応答、 デフォルト・レジスタ設定



図 16. CW位相ノイズ、Fin = 2MHz、 1チャネル対8チャネル



Eight Channel CW PN



図 17. CW位相ノイズ 対 クロック・モード、Fin = 2MHz



-144



図 18. IRN、PGA = 24dBおよび低ノイズ・モード



図 19. IRN、PGA = 24dBおよび低ノイズ・モード



図 20. IRN、PGA = 24dBおよび中電力モード



図 21. IRN、PGA = 24dBおよび中電力モード





0.4



図 22. IRN、PGA = 24dBおよび低電力モード





図 24. ORN、PGA = 24dBおよび低ノイズ・モード



図 25. ORN、PGA = 24dBおよび中電力モード



図 26. ORN、PGA = 24dBおよび低電力モード





図 29. SNR、LNA = 18dBおよび低ノイズ・モード



図 28. ORN、PGA = 24dBおよび低ノイズ・モード





図 30. SNR、LNA = 18dBおよび低電力モード









図 36. ノイズ指数 対 電力モード、終端なし













図 39. HD2 対 ゲイン、LNA = 12dB、 PGA = 24dBおよびV_{OUT} = -1dBFS



図 42. HD2 対 ゲイン、LNA = 18dB、 PGA = 24dBおよびV_{OUT} = -1dBFS



-40

-50

-60

-70

-80

-90 **L** 18

21 24 27 30 33 36 39 42 45 48

HD3 (dBc)





Low noise Medium power Low power



図 43. HD2 対 ゲイン、LNA = 24dB、 PGA = 24dBおよびV_{OUT} = -1dBFS







Gain (dB)

図 44. HD3 対 ゲイン、LNA = 24dB、 PGA = 24dBおよびV_{OUT} = -1dBFS

図 46. IMD3、Fout1 = -7dBFSおよびFout2 = -7dBFS



図 47. AVDD電源変調比、100mV_{PP}電源ノイズ、 各周波数



PSRR wrt supply tone (dB)



図 48. AVDD_5V電源変調比、100mV_{PP}電源ノイズ、 各周波数

5V PSRR vs SUPPLY FREQUENCY



図 49. AVDD電源除去比、100mV_{PP}電源ノイズ、 各周波数



図 51. V_{CNTL}応答時間、LNA = 18dBおよびPGA = 24dB



図 53. パルス反転非対称正入力



図 50. AVDD_5V電源除去比、100mV_{PP}電源ノイズ、 各周波数



図 52. V_{CNTL}応答時間、LNA = 18dBおよび PGA = 24dB





図 54. パルス反転非対称負入力



図 55. パルス反転、V_{IN} = 2V_{PP}、PRF = 1kHz、 ゲイン = 21dB



図 56. 過負荷回復応答 対 INMコンデンサ、 V_{IN} = 50mV_{PP}/100µV_{PP}、最大ゲイン



図 57. 過負荷回復応答 対 INMコンデンサ(拡大図)、 V_{IN} = 50mV_{PP}/100µV_{PP}、最大ゲイン



タイミング特性(1)

特に記述のない限り、標準値は25℃での値、AVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、DVDD = 1.8V、 差動クロック、C_{LOAD} = 5pF、R_{LOAD} = 100Ω、14ビット、サンプル・レート = 65MSPSです。最小値および最大値は 温度範囲全体(T_{MIN} = 0℃~T_{MAX} = 85℃)での値、およびAVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、 DVDD = 1.8Vです。

	パラメータ	測定条件	MIN	TYP	MAX	単位	
ta	アパーチャ遅延	入力サンプリング・クロックの立ち上がりエッジから、実際にサンプリン グが行われるまでの遅延時間	0.7	3		ns	
	アパーチャ遅延 マッチング	同じデバイス内のチャネル間		±150		ps	
tj	アパーチャ・ジッタ			450		Fs rms	
	ADCレイテンシ	デフォルト、リセット後、または / 0 x 2 [12] = 1、 LOW_LATENCY = 1		11/8		入力 クロック・ サイクル	
t _{delay}	データおよび フレーム・クロック遅延	入力クロックの立ち上がりエッジ(ゼロ・クロス)からフレーム・クロック の立ち上がりエッジ(ゼロ・クロス) - 入力クロック周期(T)の1/2		5.4	7	ns	
Δt_{delay}	遅延変動	固定電源、Tの差が20℃、デバイス間	-1		1	ns	
t _{RISE}	データ立ち上がり時間、	立ち上がり時間は–100mVから100mVまでを測定、立ち下がり時間は		0.14		20	
t _{FALL}	データ立ち下がり時間	100mVから–100mVまでを測定、10MHz < f _{CLKIN} < 65MHz		0.15		ns	
t _{FCLKRISE}	フレーム・クロック立ち	立ち上がり時間は-100mVから100mVまでを測定、立ち下がり時間は		0.14			
t _{FCLKFALL}	クロック立ち下がり時間	100mVから-100mVまでを測定、10MHz < f _{CLKIN} < 65MHz		0.15		ns	
	フレーム・クロックの デューティ・サイクル	立ち上がりエッジのゼロ・クロスから立ち下がりエッジのゼロ・クロス まで	48%	50%	52%		
t _{DCLKRISE}	ビット・クロック立ち	立ち上がり時間は-100mVから100mVまでを測定、立ち下がり時間は		0.13		ns	
t _{DCLKFALL}	クロック立ち下がり時間	100mVから–100mVまでを測定、10MHz < f _{CLKIN} < 65MHz		0.12		10	
	ビット・クロックの デューティ・サイクル	立ち上がりエッジのゼロ・クロスから立ち下がりエッジのゼロ・クロス まで、10MHz < f _{CLKIN} < 65MHz	46%		54%		

(1) タイミング・パラメータは、設計および特性によって規定される値であり、実製品のテストは行っていません。

出力インタ	ーフェイス・タイミング ⁽¹⁾⁽³	2)(3)
	セットアップ時間(t _{su})、ns(出力データ	ホールド時間

f _{CLKIN}	セットアップ時間(t _{su})、ns(出力データ およびフレーム・クロック)			ホールド時間 (t _h) 、ns (出力データ およびフレーム・クロック)			t _{PROG} = (3/7)x T + t _{delay} , ns		
入力クロック 周波数	データ有効から入力クロックの ゼロ・クロスまで			入力クロックのゼロ・クロスから データ無効まで			入力クロックのゼロ・クロス(立ち上が りエッジ)からフレーム・クロックの ゼロ・クロス(立ち上がりエッジ)まで		
MHz	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX
65	0.24	0.37		0.24	0.38		11	12	12.5
50	0.41	0.54		0.46	0.57		13	13.9	14.4
40	0.55	0.70		0.61	0.73		15	16	16.7
30	0.87	1.10		0.94	1.1		18.5	19.5	20.1
20	1.30	1.56		1.46	1.6		25.7	26.7	27.3

(1) FCLKタイミングは、出力データ・ラインの場合と同じです。DCLKとの関係は、データ・ピンの場合と同じです。 セットアップおよびホールドは、データとフレーム・クロックに対して同じです。
 (2) データ有効は、論理High = +100mV、論理Low = -100mVです。
 (3) タイミング・パラメータは、設計および特性によって規定される値であり、実製品のテストは行っていません。





図 58. LVDSタイミング図



LVDS出力インターフェイスの説明

AFE5808は、複数の出力形式をサポートするLVDS出力イン ターフェイスを備えています。ADCの分解能は、図58のLVDS タイミング図に示されるように、12ビットまたは14ビットに設 定できます。AFE5808内のADCは、14ビットで動作していま す。12ビット出力を選択すると、下位20が2つ追加されます。 16ビット出力を選択すると、下位に0が2つ追加されます。適切 なADC分解能を選択することで、システムのコスト・パフォー マンスを最適化できます。デバイスが16ビット・モードで動作 する場合は、より高いレートのLVDSデータを処理するため に、よりハイエンドのFPGAが必要となります。対応するレジ スタ設定を表1に示します。

シリアル・レジスタの動作 シリアル・レジスタ書き込みの説明

各モードのプログラミングは、SEN(シリアル・インター フェイス・イネーブル)、SCLK(シリアル・インターフェイス・ クロック)、SDATA(シリアル・インターフェイス・データ)、 RESETの各ピンから構成されるシリアル・インターフェイス を使用して行えます。これらのピンはすべて、GNDとの間に 100kΩのプルダウン抵抗を備えています。SENがLowのとき に、デバイスへのビットのシリアル・シフトがイネーブルにな ります。シリアル・データSDATAは、SENがアクティブ(Low) のときのSCLKの各立ち上がりエッジでラッチされます。ラッ チされたシリアル・データは、SENがLowのときのSCLKの24 回目の立ち上がりエッジで、レジスタにロードされます。ワー ド長が24ビットの倍数より大きい場合、超過するビットは無視 されます。1回のアクティブなSENパルス内で、24ビット・ワー ドの整数倍のデータをロードできます(SENの立ち下がりエッ ジ後に24クロックのグループをカウントする内部カウンタがあ ります)。このインターフェイスは、20MHz~低速(数Hz)まで にわたるSCLK周波数で動作し、デューティ・サイクルが50%以 外のSCLKでも動作できます。データは2つの主要な部分に分 けられます。レジスタ・アドレス(8ビット)と、アドレス指定さ れたレジスタにロードするデータそれ自体(16ビット)です。未 使用ビットを含むレジスタに書き込むときには、それらのビッ トを0に設定する必要があります。これを図59に示します。

LVDSレート	12ビット(6X DCLK)	14ビット(7X DCLK)	16ビット(8X DCLK)
Reg 3 [14:13]	11	00	01
Reg 4 [2:0]	010	000	000
説明	下位2ビットを除外	N/A	下位に0を2つ追加

表1. 対応レジスタ設定





SPIタイミング特性

最小値は温度範囲全体(T_{MIN} = 0℃~T_{MAX} = 85℃)での値、およびAVDD_5V = 5V、AVDD = 3.3V、AVDD_ADC = 1.8V、 DVDD = 1.8Vです。

パラメータ	説明	MIN	TYP	MAX	単位
t ₁	SCLK周期	50			ns
t ₂	SCLK High時間	20			ns
t ₃	SCLK Low時間	20			ns
t ₄	データ・セットアップ時間	5			ns
t ₅	データ・ホールド時間	5			ns
t ₆	SEN立ち下がりからSCLK立ち上がりまで	8			ns
t ₇	最後のSCLK立ち上がりエッジからSEN立ち上がりエッジまでの時間	8			ns
t ₈	SDOUT遅延	12	20	28	ns

レジスタ読み出し

デバイスには、内部レジスタの内容を読み出すためのオプ ションが用意されています。これは、外部のコントローラと AFEとの間のシリアル・インターフェイス通信を検査する診断 テストに利用できます。まず、レジスタ読み出しイネーブル・ ビット(Reg0[1])を1に設定する必要があります。次に、内容 を読み出すレジスタのアドレス(A7-A0)を指定して、シリア ル・インターフェイス・サイクルを開始します。データ・ビット は"don't care"です。デバイスは、選択されたレジスタの内容 (D15-D0)をSDOUTピンに出力します。SDOUTには、SCLK の立ち下がりエッジから標準20nsの遅延時間t₈があります。 SCLKが低速の場合は、SCLKの立ち上がりエッジでSDOUT をラッチできます。SCLKが高速(例えば、SCLK周期が60ns未 満)の場合は、次のSCLKの立ち下がりエッジでSDOUTをラッ チする方が適切です。次のタイミング図に、この動作を示しま す(タイミング仕様は、表に示したものと同じ情報に従ってい ます)。読み出しモードでも、ユーザーはSDATA/SCLK/SEN を通してレジスタ読み出しイネーブル・ビットにアクセスでき ます。シリアル・レジスタの書き込みをイネーブルにするには、 レジスタ読み出しイネーブル・ビットを再び0に設定します。

AFE5808のSDOUTバッファは、3ステートであり、0[1](レ ジスタ読み出しイネーブル)をセットしたときのみイネーブル となります。複数のAFE5808のSDOUTピンを、プルアップ抵 抗なしで互いに接続できます。必要に応じて、レベル・シフタ SN74AUP1T04を使用して1.8Vロジックを2.5V/3.3Vロジック に変換できます。



図 60. シリアル・インターフェイス・レジスタの読み出し







レジスタ・マップ

AFE5808の初期化には、リセット・プロセスが必要です。初 期化は、次の2つのうちいずれかの方法で実行できます。

- 1. RESETピンに正パルスを印加することによるハードウェ ア・リセット
- シリアル・インターフェイスでSOFTWARE RESETビット をHighにするソフトウェア・リセット。このビットをセッ トすると、内部レジスタがそれぞれのデフォルト値(すべ てゼロ)に初期化され、その後SOFTWARE RESETビット はLowに戻ります。この場合、RESETピンはLow(非アク ティブ)のまま保持できます。

リセット後は、ADCおよびVCAのすべてのレジスタが0(デ フォルト設定)に設定されます。レジスタのプログラミング時 には、予約済み/未記載のレジスタ・ビットはすべて0に設定す る必要があります。

ADCレジスタ	•	マ	ッ	プ
---------	---	---	---	---

アドレス (10進)	アドレス (16進)	デフォ ルト値	機能	説明
0[0]	0x0[0]	0	SOFTWARE_RESET	0:通常動作 1:デバイスをリセットし、ビットは自動的に0にクリア
0[1]	0x0[1]	0	REGISTER_READOUT_ENABLE	0:読み出しをディスエーブル 1:SDOUTピンでレジスタの読み出しをイネーブル
1[0]	0x1[0]	0	ADC_COMPLETE_PDN	0:通常動作 1:完全パワーダウン
1[1]	0x1[1]	0	LVDS_OUTPUT_DISABLE	0:出力をイネーブル 1:出力をディスエーブル
1[9:2]	0x1[9:2]	0	ADC_PDN_CH<7:0>	O:通常動作 1:パワーダウン。個々のADCチャネルをパワーダウン。 1[9]→CH81[2]→CH1
1[10]	0x1[10]	0	PARTIAL_PDN	0:通常動作 1:ADCの部分パワーダウン
1[11]	0x1[11]	0	LOW_FREQUENCY_ NOISE_SUPPRESSION	0:抑制なし 1:抑制をイネーブル
1[13]	0x1[13]	0	EXT_REF	0:内部リファレンス 1:外部リファレンス。VREF_INを使用。外部リファレンス・モードでは、 3[15]と1[13]の両方を1に設定する必要があります。
1[14]	0x1[14]	0	LVDS_OUTPUT_RATE_2X	O:1xレート 1:2xレート。2チャネルのデータを1つのLVDSペアに結合します。 ADCクロック・レートが低い場合に、この機能を使用できます。
1[15]	0x1[15]	0	SINGLE-ENDED_CLK_MODE	0:差動クロック入力 1:シングルエンド・クロック入力
2[2:0]	0x2[2:0]	0	RESERVED	Oに設定
2[10:3]	0x2[10:3]	0	POWER-DOWN_LVDS	0:通常動作 1:個別LVDS出力のパワーダウン。2[10]→CH8、…2[3]→CH1
2[11]	0x2[11]	0	AVERAGING_ENABLE	0:平均化なし 1:2つのチャネルを平均化してSNRを向上
2[12]	0x2[12]	0	LOW_LATENCY	0:デジタル機能をサポートする既定のレイテンシ、11サイクル 1:デジタル機能をバイパスする低いレイテンシ、8サイクル
2[15:13]	0x2[15 : 3]	0	TEST_PATTERN_MODES	000:通常動作 001:同期 010:デスキュー 011:カスタム 100:オール1 101:トグル 110:オール0 1111:ランプ
3[7:0]	0x3[7:0]	0	INVERT_CHANNELS	0:反転なし 1:チャネルのデジタル出力を反転。3[7]→CH8、…3[0]→CH1
3[8]	0x3[8]	0	CHANNEL_OFFSET_ SUBSTRACTION_ENABLE	0:オフセット減算なし 1:オフセット値の減算をイネーブル
3[9:11]	0x3[9:11]	0	RESERVED	 0に設定

表 2. ADCレジスタ・マップ



アドレス (10進)	アドレス (16進)	デフォ ルト値	機能	説明
3[12]	0x3[12]	0	DIGITAL_GAIN_ENABLE	0:デジタル・ゲインなし 1:デジタル・ゲインをイネーブル
3[14:13]	0x3[14:13]	0	SERIALIZED_DATA_RATE	シリアル化係数 00:14x 01:16x 10:予約済み 11:12x 4[1]=1のとき。16xのシリアル化レートでは、下位2ビットに2個の0が付加さ れます(表1を参照)。
3[15]	0x3[15]	0	ENABLE_EXTERNAL_ REFERENCE_MODE	0:内部リファレンス・モード 1:外部リファレンス・モードに設定 注:デバイスを外部リファレンス・モードに設定する場合は、3[15]と1[13]の 両方を1に設定する必要があります。
4[1]	0x4[1]	0	ADC_RESOLUTION_SELECT	0:14ビット 1:12ビット
4[3]	0x4[3]	0	ADC_OUTPUT_FORMAT	0:2の補数 1:オフセット・バイナリ
4[4]	0x4[4]	0	LSB_MSB_FIRST	0:LSBファースト 1:MSBファースト
5[13:0]	0x5[13:0]	0	CUSTOM_PATTERN	LVDS出力のカスタム・パターン・データ(2[15:13] = 011)
13[9:0]	0xD[9:0]	0	OFFSET_CH1	チャネル1のコードから減算する値
13[15:11]	0xD[15:11]	0	DIGITAL_GAIN_CH1	0dB~6dB(0.2dBステップ)
15[9:0]	0xF[9:0]	0	OFFSET_CH2	チャネル2のコードから減算する値
15[15:11]	0xF[15:11]	0	DIGITAL_GAIN_CH2	0dB~6dB(0.2dBステップ)
17[9:0]	0x11[9:0]	0	OFFSET_CH3	チャネル3のコードから減算する値
17[15:11]	0x11[15:11]	0	DIGITAL_GAIN_CH3	0dB~6dB(0.2dBステップ)
19[9:0]	0x13[9:0]	0	OFFSET_CH4	チャネル4のコードから減算する値
19[15:11]	0x13[15:11]	0	DIGITAL_GAIN_CH4	0dB~6dB(0.2dBステップ)
21[0]	0x15[0]	0	DIGITAL_HPF_FILTER_ENABLE _ CH1-4	0:デジタルHPFフィルタをディスエーブル 1:1~4チャネルに対してイネーブル
21[4:1]	0x15[4:1]	0	DIGITAL_HPF_FILTER_K_CH1-4	ハイパス・フィルタのKを設定(Kは2~4、0010B~0100B)。 この4レジスタのグループは、出力データに適用されるデジタル・ハイパス伝 達関数の特性を次の式に従って制御します。 y(n) = 2 ^k /(2 ^k + 1) [x(n) - x (n - 1) + y(n - 1)](表3を参照)
25[9:0]	0x19[9:0]	0	OFFSET_CH8	チャネル8のコードから減算する値
25[15:11]	0x19[15:11]	0	DIGITAL_GAIN_CH8	0dB~6dB(0.2dBステップ)
27[9:0]	0x1B[9:0]	0	OFFSET_CH7	チャネル7のコードから減算する値
27[15:11]	0x1B[15:11]	0	DIGITAL_GAIN_CH7	0dB~6dB(0.2dBステップ)
29[9:0]	0x1D[9:0]	0	OFFSET_CH6	チャネル6のコードから減算する値
29[15:11]	0x1D[15:11]	0	DIGITAL_GAIN_CH6	0dB~6dB(0.2dBステップ)
31[9:0]	0x1F[9:0]	0	OFFSET_CH5	チャネル5のコードから減算する値
31[15:11]	0x1F[15:11]	0	DIGITAL_GAIN_CH5	0dB~6dB(0.2dBステップ)
33[0]	0x21[0]	0	DIGITAL_HPF_FILTER_ENABLE _ CH5-8	0:デジタルHPFフィルタをディスエーブル 1:5~8チャネルに対してイネーブル
33[4:1]	0x21[4:1]	0	DIGITAL_HPF_FILTER_K_CH5-8	ハイパス・フィルタのKを設定(Kは2~4、0010B~0100B)。 この4レジスタのグループは、出力データに適用されるデジタル・ハイパス伝 達関数の特性を次の式に従って制御します。 y(n) = 2 ^k /(2 ^k + 1) [x(n) - x (n - 1) + y(n - 1)](表3を参照)

表 2. ADCレジスタ・マップ



AFE5808のADCレジスタ/デジタル処理の説明

AFE5808内のADCには、さまざまなデジタル処理機能が搭載され、超音波システムの性能向上に役立ちます。デジタル処理ブロックは、図62のように構成されています。

AVERAGING_ENABLE:アドレス:2[11]

1に設定すると、2つの連続したチャネル(チャネル1と2、 チャネル3と4、チャネル5と6、チャネル7と8)に対応した2つの サンプルが平均化されます。両方のチャネルの入力が同じであ る場合は、実効的にSNRが向上します。平均化は次のように行 われます。

- チャネル1 + チャネル2をチャネル3に出力
- チャネル3 + チャネル4をチャネル4に出力
- ・ チャネル5 + チャネル6をチャネル5に出力
- ・チャネル7+チャネル8をチャネル6に出力

ADC_OUTPUT_FORMAT:アドレス:4[3]

デフォルトでは、ADC出力は2の補数モードになります。 ADC_OUTPUT_FORMATビットを1にプログラミングすると、 MSBが反転し、出力はストレート・オフセット・バイナリ・モー ドになります。

DIGITAL_GAIN_ENABLE:アドレス: 3[12]

このビットを1に設定すると、各チャネルiについて、対応す るゲインがDIGTAL_GAIN_CHi<15:11>で与えられます。実 際のゲインは、0dB + 0.2dB×DIGTAL_GAIN_CHi<15:11>と なります。例えば、DIGTAL_GAIN_CH5<15:11> = 3の場合 は、チャネル5のゲインが0.6dB増加します。DIGTAL_GAIN_ CHi<15:11> = 31の場合は、DIGTAL_GAIN_CHi<15:11> = 30 と同じ結果となり、チャネルiのゲインが6dBに設定されます。

DIGITAL_HPF_ENABLE

- CH1-4:アドレス21[0]
- CH5-8:アドレス33[0]

DIGITAL_HPF_FILTER_K_CHX

- CH1-4:アドレス21[4:1]
- CH5-8:アドレス3[4:1]

このレジスタのグループは、出力データに適用されるデジタ ル・ハイパス伝達関数の特性を式(1)に従って制御します。

$$y(n) = \frac{2^{k}}{2^{k}+1} \left[x(n) - x(n-1) + y(n-1) \right]$$
(1)

これらのデジタルHPFレジスタ(最初の4チャネルに対し て1つ、次の4チャネルに対して1つ)は、Kの設定を保持しま す。デジタル・ハイパス・フィルタを使用して、超音波エコー 信号によく見られる低周波ノイズを抑制できます。このデジ タル・フィルタは、T/Rスイッチの低周波応答によって、ニア・ フィールドの回復時間を大きく向上させます。表3に、カット オフ周波数とKの関係を示します。

k	40 MSPS	50 MSPS	65 MSPS		
2	2780 kHz	3480 kHz	4520 kHz		
3	1490 kHz	1860 kHz	2420 kHz		
4	770 kHz	960 kHz	1250 kHz		
まるKな上びFeに対応したデジタルHPFの_1dBフーナー国波数					





LOW_FREQUENCY_NOISE_SUPPRESSION: アドレス:1[11]

低周波ノイズ抑制モードは、0MHz~1MHz(DC付近)の周波 数帯で良好なノイズ特性が求められるようなアプリケーション で特に有用です。このモードを設定すると、AFE5808の低周 波ノイズが約Fs/2までシフトされ、DC付近のノイズ・フロア がずっと低い値へと移動します。この機能は、レジスタ・ビッ ト1[11]を使用してイネーブルまたはディスエーブルにできま す。この機能をイネーブルにすると、デバイスの消費電力が約 1mW/CHだけわずかに増加します。

LVDS_OUTPUT_RATE_2X:アドレス:1[14]

出力データは常にDDR形式を使用し、LVDSビット・クロッ ク(DCLK)の立ち上がりおよび立ち下がりエッジで、有効な 異なるビットが出力されます。出力レートはデフォルトで1X (LVDS_OUTPUT_RATE_2X = 0)に設定され、各ADCに1つ のLVDSストリームが関連付けられます。サンプリング・レー トが十分に低い場合は、2つのADCが1つのLVDSストリームを 共有します。それにより、インターフェイスへの消費電力が低 減されます。未使用の出力では、ゼロが出力されます。これら の出力からの電力消費を避けるため、未使用出力への終端接続 は不要です。使用する出力ペアの振り分けは、次のように行わ れます。

- チャネル1とチャネル2をチャネル3に出力します。チャネル1が最初に出力されます。
- チャネル3とチャネル4をチャネル4に出力します。チャネル3が最初に出力されます。
- チャネル5とチャネル6をチャネル5に出力します。チャネル5が最初に出力されます。
- チャネル7とチャネル8をチャネル6に出力します。チャネル7が最初に出力されます。

CHANNEL_OFFSET_SUBSTRACTION_ ENABLE:アドレス:3[8]

このビットを1に設定すると、対応するOFFSET_CHx<9:0> (チャネルiのオフセット)の値がADC出力から減算されま す。数値は2の補数形式で指定されます。例えば、OFFSET_ CHx<9:0> = 11 1000 0000の場合は、-128を減算すること を意味します。OFFSET_CHx<9:0> = 00 0111 1111の場合 は、127が減算されます。実際には、加算と減算の両方を実行 できます。オフセットはデジタル・ゲイン(DIGITAL_GAIN_ ENABLEを参照)よりも前に適用されることに注意してくださ い。内部ではデータ・パス全体が2の補数であり、デジタル・ゲ インは最後のステップです。DFS = 1(ストレート・バイナリ・オ フセット形式)の場合のみ、2の補数のワードが最後にオフセッ ト・バイナリに変換されます。

SERIALIZED_DATA_RATE:アドレス: 3[14:13]

詳細については、表1を参照してください。

TEST_PATTERN_MODES:アドレス: 2[15:13]

AFE5808は、LVDS出力上で各種のテスト・パターンを出力でき ます。これらのテスト・パターンは、通常のADCデータ出力の代わ りに出力されます。また、6つのプリセット・パターンを出力させるこ ともできます。

- ランプ:レジスタ2[15:13]を111に設定すると、すべての チャネルで、繰り返しフルスケール・ランプ・パターンが 出力されます。このパターンは、ゼロ・コードからフルス ケール・コードまで、クロック・サイクル毎に1LSB単位で 上昇します。フルスケール・コードに達すると、ゼロ・コー ドに戻って再び上昇を開始します。
- オール0:レジスタ2[15:13]を110に設定することで、オー ル0を出力するようデバイスをプログラミングできます。
- オール1:レジスタ2[15:13]を100に設定することで、オー ル1を出力するようデバイスをプログラミングできます。
- デスキュー・パターン:2[15:13] = 010に設定します。このモードでは、14ビットADC出力がワード "01010101010101"で置き換えられます。
- 5. 同期パターン: 2[15:13] = 001のとき、通常のADC出力が 固定ワード"11111110000000"で置き換えられます。
- トグル:2[15:13] = 101のとき、通常のADC出力が1と0を 交互に繰り返します。ADCワードの開始状態は1または0の いずれかです。
- カスタム・パターン:2[15:13] = 011に設定します。レジス タ・ビット<CUSTOM PATTERN>(レジスタ5[13:0])にユー ザーが必要な値を書き込むことができます。それによって デバイスは、SCLKの24回目の立ち上がりエッジからADC クロックの3~4サイクル後に、その値を出力します。した がって、1つの値を書き込むのに要する時間は、24 SCLK クロック・サイクル + 4 ADCクロック・サイクルです。カ スタム・パターン値を変更するには、新しい値でレジスタ 5[13:0]の書き込みを繰り返します。SPIの速度制限により、 カスタム・パターンの更新レートは低くなる可能性があり ます。例えば、128ポイントのカスタム・パターンには約 128×(24 SCLKクロック・サイクル + 4 ADCクロック・サ イクル)の時間がかかります。
- **注**: 上記のうち、一度にいずれか1つのパターンのみをアクティブ にできます。



VCAレジスタ・マップ

アドレス (10進)	アドレス (16進)	デフォ ルト値	機能	説明
51[0]	0x33[0]	0	RESERVED	0
51[3:1]	0x33[3:1]	0	LPF_PROGRAMMABILITY	000: 15MHz, 010: 20MHz, 011: 30MHz, 100: 10MHz
51[4]	0x33[4]	0	PGA_INTEGRATOR_DISABLE (PGA_HPF_DISABLE)	0:イネーブル 1:PGAのオフセット積分器をディスエーブル。 「アプリケーション情報」でPGA積分器機能の説明を参照してくだ さい。
51[6:5]	0x33[6:5]	0	PGA_CLAMP_LEVEL	 00: -2dBFS; 10: 0dBFS; 01: -4dBFS(51[7] = 0のとき) 注: クランプ回路によって、PGA出力は線形範囲に保持されます。 例えば、00に設定した場合、-2dBFSのADC入力でPGA出力HD3が 3dBだけ低下します。通常動作時は、クランプ機能を00に設定できます。
51[7]	0x33[7]	0	PGA_CLAMP_DISABLE	0:PGAクランプ回路をイネーブル 1:PGA出力でPGAクランプ回路をディスエーブル。クランプ出力 レベルは51[6:5]によって決定されます。
51[13]	0x33[13]	0	PGA_GAIN_CONTROL	0:24dB; 1:30dB
52[4:0]	0x34[4:0]	0	ACTIVE_TERMINATION_ INDIVIDUAL_RESISTOR_CNTL	表6を参照。これらのビットにアクセスするには、レジスタ52[5]を 1に設定する必要があります。
52[5]	0x34[5]	0	ACTIVE_TERMINATION_ INDIVIDUAL_RESISTOR_ENABLE	0:ディスエーブル 1:内部アクティブ終端の個別抵抗制御をイネーブル
52[7:6]	0x34[7:6]	0	PRESET_ACTIVE_ TERMINATIONS	00: 50Ω, 01: 100Ω, 10: 200Ω, 11: 400Ω (注:デバイスは抵抗マッピング(52[4:0])を自動的に調整します。 12dBのLNA設定では、50Ωのアクティブ終端がサポートされません。 LNAゲインが12dBのときは、00はハイ・インピーダンス・モードを 表します)。
52[8]	0x34[8]	0	ACTIVE TERMINATION ENABLE	0:ディスエーブル 1:アクティブ終端をイネーブル
52[10:9]	0x34[10:9]	0	LNA_INPUT_CLAMP_SETTING	 00:自動設定(ほとんどの場合に推奨。クランプ・レベルをLNAゲインに応じて自動的に設定できます。 LNA = 24dBのときは350mVpp、LNA = 18dBのときは600mVpp、LNA = 12dBのときは1.15Vppです) 01: 1.5Vpp, 10: 1.15Vpp, 11: 0.6Vpp
52[11]	0x34[11]	0	RESERVED	0に設定
52[12]	0x34[12]	0	LNA_INTEGRATOR_DISABLE (LNA_HPF_DISABLE)	0:イネーブル 1:LNAのオフセット積分器をディスエーブル。この機能については 後述の説明を参照してください。
52[14:13]	0x34[14:1 3]	0	LNA_GAIN	00: 18dB; 01: 24dB; 10: 12dB; 11:予約済み
52[15]	0x34[15]	0	LNA_INDIVIDUAL_CH_CNTL	0:ディスエーブル 1:LNAの個別チャネル制御をイネーブル。詳細については、レジ スタ57を参照してください。

表 4. VCAレジスタ・マップ



アドレス (10進)	アドレス (16進)	デフォ ルト値	機能	説明
53[7:0]	0x35[7:0]	0	PDN_CH<7:0>	0:通常動作 1:対応するチャネルをパワーダウン。 ビット7→CH8、ビット6→CH7、…ビット0→CH1。 PDN_CHは、TGCモードまたはCWモードに応じて、アクティブな ブロックをシャットダウンします。
53[8]	0x35[8]	0	RESERVED	0に設定
53[9]	0x35[9]	0	RESERVED	0に設定
53[10]	0x35[10]	0	LOW_POWER	0:低ノイズ・モード 1:低電力モードに設定(53[11] = 0)。PGAが30dBの場合は、合計 のチェーン・ゲインがわずかに変化する場合があります。 標準的特性を参照してください。
53[11]	0x35[11]	0	MED_POWER	0:低ノイズ・モード 1:中電力モードに設定(53[10] = 0)。PGAが30dBの場合は、合計 のチェーン・ゲインがわずかに変化する場合があります。 標準的特性を参照してください。
53[12]	0x35[12]	0	PDN_VCAT_PGA	0:通常動作 1:VCAT (電圧制御アッテネータ)およびPGAをパワーダウン
53[13]	0x35[13]	0	PDN_LNA	0:通常動作 1:LNAのみをパワーダウン
53[14]	0x35[14]	0	VCA_PARTIAL_PDN	0:通常動作 1:LNA、VCAT、PGAを部分的にパワーダウン (高速ウェイクアップ)
53[15]	0x35[15]	0	VCA_COMPLETE_PDN	0:通常動作 1:LNA、VCAT、PGAを完全にパワーダウン(低速ウェイクアップ)。 このビットは、53[14]を上書きします。
54[4:0]	0x36[4:0]	0	CW_SUM_AMP_GAIN_CNTL	後掲の表6に従ってCWアンプの帰還抵抗を選択します。
54[5]	0x36[5]	0	CW_16X_CLK_SEL	0:差動クロックを使用 1:CMOSクロックを使用
54[6]	0x36[6]	0	CW_1X_CLK_SEL	0:CMOSクロックを使用 1:差動クロックを使用
54[7]	0x36[7]	0	RESERVED	Oに設定
54[8]	0x36[8]	0	CW_TGC_SEL	0:TGCモード 1 :CWモード 注:CWモードでは、VCATとPGAが引き続き動作しています。これ らは、53[12]を使用して個別にパワーダウンする必要があります。
54[9]	0x36[9]	0	CW_SUM_AMP_ENABLE	0:CW加算アンプをイネーブル 1:CW加算アンプをディスエーブル Note: 54[9] is only effective in CW mode.
54[11:10]	0x36[11:1 0]	0	CW_CLK_MODE_SEL	00:16Xモード 01:8Xモード 10:4Xモード 11:1Xモード
55[3:0]	0x37[3:0]	0	CH1_CW_MIXER_PHASE	
55[7:4]	0x37[7:4]	0	CH2_CW_MIXER_PHASE	
55[11:8]	0x37[11:8]	0	CH3_CW_MIXER_PHASE	
55[15:12]	0x37[15:1 2]	0	CH4_CW_MIXER_PHASE	0000→11111 16の思たる位相返び 主0た余昭
56[3:0]	0x38[3:0]	0	CH5_CW_MIXER_PHASE	0000・1111、1022天なる世泊建建、次3と参照
56[7:4]	0x38[7:4]	0	CH6_CW_MIXER_PHASE	
56[11:8]	0x38[11:8]	0	CH7_CW_MIXER_PHASE	
56[15:12]	0x38[15:1 2]	0	CH8_CW_MIXER_PHASE	

表 4. VCAレジスタ・マップ



アドレス (10進)	アドレス (16進)	デフォ ルト値	機能	説明
57[1:0]	0x39[1:0]	0	CH1_LNA_GAIN_CNTL	00: 18dB;
57[3:2]	0x39[3:2]	0	CH2_LNA_GAIN_CNTL	01: 24dB; 10: 12dB; 11 : 予約済み REG52[15]を1に設定する必要があります。
57[5:4]	0x39[5:4]	0	CH3_LNA_GAIN_CNTL	00: 18dB;
57[7:6]	0x39[7:6]	0	CH4_LNA_GAIN_CNTL	01: 24dB; 10: 12dB:
57[9:8]	0x39[9:8]	0	CH5_LNA_GAIN_CNTL	11:予約済み
57[11:10]	0x39[11:1 0]	0	CH6_LNA_GAIN_CNTL	REG52[15]を1に設定する必要があります。
57[13:12]	0x39[13:1 2]	0	CH7_LNA_GAIN_CNTL	
57[15:14]	0x39[15:1 4]	0	CH8_LNA_GAIN_CNTL	
59[3:2]	0x3B[3:2]	0	HPF_LNA	00: 100KHz; 01: 50Khz; 10: 200Khz; 11 : 150KHz (INMxC0.015µF)
59[6:4]	0x3B[6:4]	0	DIG_TGC_ATT_GAIN	000:0dBの減衰 001:6dBの減衰 N:約N×6dBの減衰(59[7] = 1のとき)
59[7]	0x3B[7]	0	DIG_TGC_ATT	0:デジタルTGCアッテネータをディスエーブル 1:デジタルTGCアッテネータをイネーブル
59[8]	0x3B[8]	0	CW_SUM_AMP_PDN	0:パワーダウン 1:通常動作 Note: 59[8] is only effective in TGC test mode.
59[9]	0x3B[9]	0	PGA_TEST_MODE	0:通常のCW動作 1:PGA出力をCW出力に使用

表 4. VCAレジスタ・マップ

AFE5808のVCAレジスタの説明

LNA入力インピーダンスの設定(アクティブ 終端のプログラミング)

レジスタ52[4:0]を使用して、異なるLNA入力インピーダン スを設定できます。LNA出力とACTxピンの間の帰還抵抗をイ ネーブルおよびディスエーブルにすることで、LNAの入力イン ピーダンスを調整可能です。表5に、LNAゲインと52[4:0]の設 定値との関係を示します。入力インピーダンスの設定は、TGC とCWのどちらのパスに対しても同じです。

また、52[7:6]に示されるように、AFE5808には4つのプリ セットされたアクティブ終端インピーダンスがあります。内部 デコーダを使用して、異なるLNAゲインに対応する適切な抵抗 を選択できます。

52[4:0]/0x34[4:0]	機能
00000	帰還抵抗はすべてディスエーブル
00001	450Ωの帰還抵抗をイネーブル
00010	900Ωの帰還抵抗をイネーブル
00100	1800Ωの帰還抵抗をイネーブル
01000	3600Ωの帰還抵抗をイネーブル
10000	4500Ωの帰還抵抗をイネーブル
	H

表 5. レジスタ52[4:0]の説明



52[4:0]/0x34[4:0]	00000	00001	00010	00011	00100	00101	00110	00111
LNA:12dB	High Z	150 Ω	300 Ω	100 Ω	600 Ω	120 Ω	200 Ω	86 Ω
LNA:18dB	High Z	90 Ω	180 Ω	60 Ω	360 Ω	72 Ω	120 Ω	51 Ω
LNA:24dB	High Z	50 Ω	100 Ω	33 Ω	200 Ω	40 Ω	66.67 Ω	29 Ω
52[4:0]/0x34[4:0]	01000	01001	01010	01011	01100	01101	01110	01111
LNA:12dB	1200 Ω	133 Ω	240 Ω	92 Ω	400 Ω	109 Ω	171 Ω	80 Ω
LNA:18dB	720 Ω	80 Ω	144 Ω	55 Ω	240 Ω	65 Ω	103 Ω	48 Ω
LNA:24dB	400 Ω	44 Ω	80 Ω	31 Ω	133 Ω	36 Ω	57 Ω	27 Ω
52[4:0]/0x34[4:0]	10000	10001	10010	10011	10100	10101	10110	10111
LNA:12dB	1500 Ω	136 Ω	250 Ω	94 Ω	429 Ω	111 Ω	176 Ω	81 Ω
LNA:18dB	900 Ω	82 Ω	150 Ω	56 Ω	257 Ω	67 Ω	106 Ω	49 Ω
LNA:24dB	500 Ω	45 Ω	83 Ω	31 Ω	143 Ω	37 Ω	59 Ω	27 Ω
52[4:0]/0x34[4:0]	11000	11001	11010	11011	11100	11101	11110	11111
LNA:12dB	667 Ω	122 Ω	207 Ω	87 Ω	316 Ω	102 Ω	154 Ω	76 Ω
LNA:18dB	400.0	72 0	124.0	52.0	189.0	61 0	02.0	46 0
	400 \$2	13 52	124 52	52 52	103 22	01 35	JZ 52	40 55

表 6. レジスタ52[4:0]とLNA入力インピーダンスの関係

CW加算アンプのプログラマブル・ゲイン

レジスタ54[4:0]を使用し、CW加算アンプに対して異なるゲ インを設定できます。加算アンプの入力と出力の間の帰還抵抗 をイネーブルおよびディスエーブルにすることで、CWパスの ダイナミック・レンジが最大になるようにゲインを調整可能で す。表7に、加算アンプのゲインと54[4:0]の設定値との関係を 示します。

54[4:0]/0x36[4:0]	機能
00000	帰還抵抗なし
00001	250Ωの帰還抵抗をイネーブル
00010	250Ωの帰還抵抗をイネーブル
00100	500Ωの帰還抵抗をイネーブル
01000	1000Ωの帰還抵抗をイネーブル
10000	2000Ωの帰還抵抗をイネーブル

CWミキサのプログラマブル位相遅延

各チャネルの位相遅延を調整することで、正確なCWビーム 形成を実現できます。AFE5808では、各LNA出力に16の異な る位相遅延を適用できます。これは、一般的な超音波ビーム フォーマの標準要件(1/16λのビームフォーマ分解能)を満足し ます。表7に、位相遅延とレジスタ55および56の設定値との関 係を示します。

表 7. レジスタ54[4:0]の説明

54[4:0]/0x36[4:0]	00000	00001	00010	00011	00100	00101	00110	00111
CW I/V Gain	N/A	0.50	0.50	0.25	1.00	0.33	0.33	0.20
54[4:0]/0x36[4:0]	01000	01001	01010	01011	01100	01101	01110	01111
CW I/V Gain	2.00	0.40	0.40	0.22	0.67	0.29	0.29	0.18
54[4:0]/0x36[4:0]	10000	10001	10010	10011	10100	10101	10110	10111
CW I/V Gain	4.00	0.44	0.44	0.24	0.80	0.31	0.31	0.19
54[4:0]/0x36[4:0]	11000	11001	11010	11011	11100	11101	11110	11111
CW I/V Gain	1.33	0.36	0.36	0.21	0.57	0.27	0.27	0.17

表8. レジスタ54[4:0]と加算アンプ・ゲインの関係

CHX_CW_MIXER_PHASE	0000	0001	0010	0011	0100	0101	0110	0111
PHASE SHIFT	0	22.5°	45°	67.5°	90°	112.5°	135°	157.5°
CHX_CW_MIXER_PHASE	1000	1001	1010	1011	1100	1101	1110	1111
PHASE SHIFT	180°	202.5°	225°	247.5°	270°	292.5°	315°	337.5°

表9.CWミキサの位相遅延とレジスタ設定

CH1-55[3:0], CH2-55[7:4], CH3-55[11:8], CH4-55[15:12], CH5-56[3:0], CH6-56[7:4], CH7-56[11:8], CH8-56[15:12],



動作原理

AFE5808の概要

AFE5808は、高性能と小サイズが要求される超音波システ ム向けに設計された高集積アナログ・フロントエンド(AFE) ソリューションです。AFE5808は、完全な時間ゲイン制御 (TGC)イメージング・パスと、連続波ドップラー(CWD)パスを 統合しています。また、電力/ノイズ特性の適切な組み合わせ を選択することで、システム性能を最適化できます。AFE5808 は8チャネルから構成され、各チャネルが低ノイズ・アンプ (LNA)、電圧制御アッテネータ(VCAT)、プログラマブル・ゲ イン・アンプ(PGA)、ローパス・フィルタ(LPF)、14ビットA/ Dコンバータ(ADC)、およびCWタイマを搭載しています。

また、AFE5808は、アクティブ終端、個別のチャネル制御、 高速パワーアップ/パワーダウン応答、プログラミング可能な クランプ電圧制御、高速で安定した過負荷回復など、超音波ア プリケーションに最適な各種の機能を備えています。それによ り、AFE5808は、超小型のハンドヘルド・システムからハイエ ンドの超音波システムに至るまで、あらゆるシステムに対して 優れたイメージ品質を実現します。図63に、単純化した機能ブ ロック図を示します。

低ノイズ・アンプ(LNA)

多くの高ゲイン・システムでは、システム全体の性能向上 のために低ノイズ・アンプが不可欠です。AFE5808のLNA は、新しい独自のアーキテクチャを採用することにより、抜 群の低ノイズ性能を実現するとともに、同様なノイズ性能を 持つCMOSベースのアーキテクチャと比較して、非常に低い 静止電流で動作します。LNAは、シングルエンド入力から差 動出力電圧への変換を行います。24/18/12dBのゲインをプ ログラミング可能であり、入力基準ノイズはそれぞれわずか 0.63/0.70/0.9nV//Hzです。プログラマブルなゲイン設定によ り、最大1Vppまでの直線入力範囲を柔軟に設定でき、新しいト ランスデューサ技術で要求される高い信号処理能力を実現しま す。より大きな信号も入力可能ですが、LNAの直線動作領域を 超えるため信号が歪む可能性があります。低ノイズと高入力範 囲の組み合わせにより、各種の超音波イメージング・モードで の高い要求をサポートする幅広い入力ダイナミック・レンジが 得られます。

LNA入力は内部で約+2.4 Vにバイアスされています。信号源 は、適切な値のコンデンサ(0.1µF以上)によってLNA入力にAC 結合する必要があります。低いDCオフセット・ドリフトを実現 するため、AFE5808には各アンプ段に対してDCオフセット補 正回路が内蔵されています。過負荷回復を向上させるため、積 分器回路を使用して、LNAのDC成分を抽出した後、LNAの相 補入力に帰還させてDCオフセット補正を行います。このDCオ フセット補正回路は、高域通過応答特性を持つため、ハイパ ス・フィルタとして扱うことができます。実効コーナー周波数 は、INMに接続されるコンデンサCBYPASSによって決定されま す。このコンデンサが大きいほど、コーナー周波数が低くなり ます。最大のHPフィルタ・カットオフ周波数で安定動作させる ために、15nF以上のコンデンサを選択します。このコーナー 周波数は、C_{BYPASS}の値とほぼ直線的な関係を持ちます。例え ば、15nFではコーナー周波数が約100kHzとなり、47nFでは実 効コーナー周波数が33kHzとなります。DCオフセット補正回路 は、レジスタ52[12]でディスエーブル/イネーブルを切り替え可 能です。



図 63. 機能ブロック図



AFE5808は、パッシブまたはアクティブに終端できます。ミス マッチによる反射を減らし、ノイズ指数をあまり劣化させずに軸方 向の分解能を向上させるために、超音波アプリケーションではアク ティブ終端が推奨されます。アクティブ終端値は50、100、200、 400Ωにプリセットできます。レジスタ52[4:0]を使用すれば、他の 値もプログラミングできます。図64に示すように、ACTxと信号源 の間には帰還コンデンサが必要です。アクティブ終端パスでは、 AFE5808に過負荷信号が印加された場合に低インピーダンスの パスを提供するために、クランプ回路も使用されます。このクラン プ回路は、LNA入力での大きな入力信号を制限し、AFE5808 の過負荷回復性能を向上させます。クランプ・レベルは、レジ スタ52[10:9] = 0のとき、LNAゲイン設定に応じて350mVPP、 600mV_{PP}、または1.15V_{PP}に自動的に設定されます。レジスタ 52[10:9]を設定することで、1.15Vpp、0.6Vpp、1.5Vppなど、他 のクランプ電圧も実現可能です。また、このクランプ回路は、優 れたパルス反転性能が得られ、非対称入力からの影響を軽減する よう設計されています。

電圧制御アッテネータ

電圧制御アッテネータは、図65に示すように、dBリニア な減衰特性を持つよう設計されています。つまり、制御電圧 (VCNTL)のそれぞれ等しい増分毎にdB単位の平均ゲイン低下 (図2を参照)が一定となります。差動制御構造を使用して、同 相モード・ノイズを低減しています。アッテネータの構造の概 略図を図65および図66に示します。

このアッテネータは基本的に可変分圧回路であり、直列入力 抵抗(RS)と、並列に配置された7個のシャントFETから構成さ れ、シーケンシャルにアクティブ化されるクリップ・アンプ(A1 ~A7)によって制御されます。VCNTLは、VCNTLPとVCNTLM の間の実効電圧差です。各クリップ・アンプは、ソフトな転送特 性と適切に制御された出力制限電圧を持つ特別な電圧コンパレー タと考えることができます。リファレンス電圧V1~V7は、0V~ 1.5Vの制御電圧範囲にわたって等間隔に配置されています。制 御電圧が各クリップ・アンプの入力範囲内を上昇すると、アン プ出力は、FETがほぼオフのときの電圧から、FETが完全に オンのときのVHIGHまで上昇します。各FETがオン状態に近 づき、制御電圧が引き続き上昇すると、次のクリップ・アンプ /FETのペアが、区分的直線減衰特性の次の区間を引き継ぎま す。このように、低い制御電圧ではほとんどのFETがオフであ り、最小の信号減衰が得られます。同様に、高い制御電圧では FETがオンになり、最大の信号減衰が得られます。したがっ て、各FETは、Rsと並列FET回路によって形成される分圧回 路のシャント抵抗を減少させるように動作します。

また、AFE5808の位相ノイズ特性を向上させるため、デジ タル制御のTGCモードが実装されています。アッテネータは、 アナログ制御電圧VCNTLの代わりに、デジタルで制御できま す。このモードは、レジスタ・ビット59[7]を使用して設定でき ます。可変分圧回路は、固定直列抵抗と、シャント抵抗として のFETによって実装されています。各FETは、スイッチSW1~ 7を接続することでオンにできます。各スイッチをオンにする ことで、約6dBの減衰が得られます。これは、レジスタ・ビッ ト59[6:4]によって制御できます。このデジタル制御機能によっ て、VCNTL回路からノイズが除去され、TGCパスのSNRおよ び位相ノイズ特性が向上します。



図 64. DCオフセット補正回路を備えたAFE5808のLNA





図 65. 電圧制御アッテネータの概略図(アナログ構造)



図 66. 電圧制御アッテネータの概略図(デジタル構造)

電圧制御アッテネータのノイズは、減衰係数に対して単調な 関係に従います。減衰が大きいと入力基準ノイズが増加し、減 衰が小さいと減少します。アッテネータのノイズはPGAによっ て増幅され、ADC入力のノイズ・フロアとなります。アッテ ネータの高減衰動作範囲内(つまり、VCNTLが高い場合)では、 アッテネータの入力ノイズがLNAの出力ノイズを超える場合が あります。その場合、アッテネータは、後続のPGA段および ADCに対して支配的なノイズ源となります。したがって、アッ テネータのノイズは、LNA出力ノイズと比較して最小限に抑え る必要があります。AFE5808のアッテネータは、高減衰時(低 チャネル・ゲイン)でも非常に低ノイズとなり、ニア・フィール ドで優れたSNRを実現するよう設計されています。さまざまな 減衰値に対する入力基準ノイズを次の表に示します。

減衰(dB)	アッテネータの入力基準ノイズ (nV/rtHz)
-40	10.5
-36	10
-30	9
-24	8.5
-18	6
-12	4
-6	3
0	2





プログラマブル・ゲイン・アンプ (PGA)

電圧制御アッテネータに続いて、プログラマブル・ゲイン・ アンプを24dBまたは30dBに設定できます。入力基準ノイズは 1.75nV/rtHzで一定です。PGA構造は、プログラミング可能な ゲインを持つ差動電圧/電流コンバータ、クランプ回路、プロ グラミング可能なローパス・フィルタを持つインピーダンス変 換アンプ、およびDCオフセット補正回路から構成されます。 下に概略ブロック図を示します

PGAでは常に低い入力ノイズが推奨され、そのノイズ寄与に よってアッテネータ後にADC SNRが大きく劣化しすぎないよ うにする必要があります。減衰が最小(小入力信号で使用)の場 合は、LNAのノイズが支配的となり、減衰が最大(大入力信号 で使用)の場合は、PGAとADCのノイズが支配的となります。 したがって、増幅後の信号がADCのノイズ・フロアを上回る可 能性があれば、PGAのゲインを24dBに設定するとSNRが向上 します。

PGAのクランプ回路をイネーブル(レジスタ51)にすると、 AFEの過負荷回復性能を向上できます。過負荷の直後に出力 の標準偏差を測定した場合、0.5VのVCNTLに対して、通常の 場合は約3.2LSBとなります(過負荷から約1クロック・サイクル 後に出力が安定します)。クランプをディスエーブルにすると、 値は4LSBに近づき、出力が安定するまでの時間が長くなりま す。ただし、クランプをイネーブルにすると、PGAの出力レベ ルが-2dBFSを超える場合に、HD3に劣化が見られます。例え ば、出力レベルが-2dBFSでは、HD3が約3dB劣化します。

AFE5808は、インピーダンス変換アンプ内にプログラマブ ル・ローパス・フィルタ (LPF) という形でアンチエイリアシン グ・フィルタを備えています。このLPFは、差動のアクティブ3 次フィルタとして設計され、標準の減衰傾度は18dB/オクター ブです。-1dBコーナー周波数は、シリアル・インターフェイス を使用して10MHz、15MHz、20MHz、30MHzにプログラミン グできます。フィルタ帯域幅は全チャネルに対して同時に設定 されます。

PGAには、選択可能なDCオフセット補正回路も実装されて います。この補正回路は、LNAで使用されているものと似てい ます。PGA出力のDC成分を抽出して、PGAの相補入力に帰還 させることで、DCオフセット補正を行います。また、このDC オフセット補正回路は、カットオフ周波数が80kHzの高域通過 応答を持ちます。

A/Dコンバータ

AFE5808のA/Dコンバータ(ADC)は、マルチビットとシン グルビットの内部ステージを組み合わせたパイプライン型コン バータ・アーキテクチャを採用しています。各ステージがデジ タル誤差補正ロジックにデータを供給することで、優れた差動 直線性と14ビット・レベルのノー・ミッシング・コード性能を実 現します。各チャネルから得られた14ビットはシリアル化さ れ、1対のピンからLVDS形式で送信されます。AFE5808の8 チャネルはすべて、共通の入力クロック(CLKP/M)で動作し ます。8チャネルそれぞれのサンプリング・クロックは、慎重に マッチングされたクロック・バッファ・ツリーを使用して入力ク ロックから生成されます。シリアライザに必要な14xクロック は、CLKP/Mピンから内部で生成されます。データのキャプ チャを容易にするため、データとともに7xおよび1xのクロックも LVDS形式で出力されます。AFE5808は、デバイス間のゲイン・ マッチングが向上するよう調整された、内部生成リファレンス 電圧によって動作します。REFPおよびREFMの公称値は、そ れぞれ1.5Vおよび0.5Vです。また、デバイスは外部リファレン ス・モードもサポートし、シリアル・インターフェイスを使用し てイネーブルにできます。

シリアル化されたLVDS送信の使用には、複数の利点があり ます。例えば、出力ピンの本数が減り(基板上の配線スペース 削減)、消費電力が低減され、AFE5808内部のアナログ回路に 対するデジタル・ノイズ結合の影響が小さくなります。



図 67. PGAの概略ブロック図



連続波(CW)ビームフォーマ

連続波ドップラーは、ミッドエンドからハイエンドまでの超 音波システムの主要な機能の1つです。TGCモードと比較する と、CWパスでは、厳密な位相ノイズ特性とともに、高いダイ ナミック・レンジを処理する必要があります。この厳密な要件 により、CWビーム形成は多くの場合、アナログ・ドメインで 実装されます。超音波システムには、パッシブ遅延ライン、ア クティブ・ミキサ、パッシブ・ミキサなど、複数のビーム形成手 法が実装されています。それらすべての中で、パッシブ・ミキ サによるアプローチは、最適化された電力およびノイズ特性を 実現します。この手法により、広いダイナミック・レンジ、低 い位相ノイズ、ゲインおよび位相の正確なマッチングといった CW処理の要件を満足できます。

CWパスの概略ブロック図と、同相または直角位相(I/Q)の チャネル・ブロック図を以下に示します。各CWには、LNA、 電圧/電流コンバータ、スイッチ・ベースのミキサ、ローパス・ フィルタ付きの共有加算アンプ、およびクロック回路が含まれ ています。すべてのブロックには、適切にマッチングされた同 相および直角位相チャネルが含まれ、優れたイメージ周波数除 去とビーム形成精度を実現します。その結果、I/Qチャネルか らのイメージ除去比は、超音波システムで必要な-46dBcより も高い値となります。



図 68. CWパスの概略ブロック図



図 69. 完全な同相または直角位相チャネル



AFE5808のCWミキサは、スイッチ・ベースのパッシブ・ミキ サです。パッシブ・ミキサは、アクティブ・ミキサよりも付加さ れるノイズが小さくなります。低電力で優れた性能を達成しま す。次の図および式は、ミキサの動作原理を示しています。こ こで、Vi(t)、Vo(t)、およびLO(t)は、それぞれミキサの入力、 出力、およびローカル発振回路(LO)信号です。LO(t)は、方形 波に基づき、下の式に示すように奇数次の高調波成分を含んで います。



図70. ミキサ動作のブロック図

$$Vi(t) = \sin(\omega_0 t + \omega_d t + \phi) + f(\omega_0 t)$$

$$LO(t) = \frac{4}{\pi} \left[\sin(\omega_0 t) + \frac{1}{3} \sin(3\omega_0 t) + \frac{1}{5} \sin(5\omega_0 t) \dots \right]$$

$$Vo(t) = \frac{2}{\pi} \left[\cos(\omega_d t + \phi) - \cos(2\omega_0 t - \omega_d t + \phi) \dots \right]$$
(2)

上の式から、LOからの3次および5次高調波は、Vi(t)の3次 および5次高調波信号、またはVi(t)の3次および5次高調波周辺 のノイズに干渉する可能性があります。したがって、ミキサの 性能は劣化します。方形波復調によるこの副効果をなくすた めに、AFE5808には独自の高調波抑制回路が実装されていま す。LOからの3次および5次高調波成分を、12dB以上抑制でき ます。そのため、3次および5次高調波帯周辺のLNA出力ノイズ は、ベース・バンドにダウンコンバートされません。その結果、 より優れたノイズ指数が実現されます。ミキサの変換損失は、 約-4dBであり、これは20 log₁₀ 2/πから導かれます。

ミキシングされた8チャネルの電流出力が、内部で加算され ます。内部の低ノイズ・オペアンプを使用して、加算された電 流を電圧出力に変換します。内部加算アンプは、低消費電力、 低ノイズ、および使いやすさを実現するよう設計されていま す。複数のAFE5808からのCW出力をシステム基板上でさらに 結合して、8チャネルを超えるCWビームフォーマを実装できま す。詳細については、「アプリケーション情報」を参照してくだ さい。 AFE5808のCWパスでは、複数のクロック・オプションがサ ポートされています。N× f_{cw} と1× f_{cw} の2つのCWクロック入 力が必要です。ここで、fcwはCWの送信周波数であり、Nは 16、8、4、または1です。ユーザーは、AFE5808に対して最も 便利なシステム・クロック・ソリューションを柔軟に選択できま す。16× f_{cw} および8× f_{cw} モードでは、3次と5次の高調波抑制 機能をサポートできます。それにより、16× f_{cw} および8× f_{cw} モードでは、4× f_{cw} および1× f_{cw} モードよりも優れた性能が達 成されます。

$16 \times f_{cw} = - \kappa$

16 × f_{cw} モードは、他のモードと比べて位相精度が最も優れ ています。これは、CW動作のデフォルト・モードです。この モードでは、16 × f_{cw} クロックと1 × f_{cw} クロックが必要となり ます。16 × f_{cw} は、16の正確な位相を持つLO信号を生成しま す。1 × f_{cw} を使用して、複数のAFE5808を同期させることが できます。つまり、複数のAFEのLO信号が同じ開始位相を持 ちます。位相ノイズ仕様は、16Xクロックに対してのみ重要で す。1Xクロックは同期用にのみ使用されるため、位相ノイズ低 減の必要性はありません。「アプリケーション情報」の位相ノイ ズ要件を参照してください。

次の図71に、全体的なクロック分配図を示します。各ミキサ のクロックは、16×8のクロスポイント・スイッチを通して分配 されます。クロスポイント・スイッチの各入力は、1Xクロック の16の異なる位相です。 $1 \times f_{cw}$ クロックと $16 \times f_{cw}$ クロックの 立ち上がりエッジを揃えることを推奨します。

クロスポイント・スイッチは、適切な位相遅延によって各ミキ サにクロックを分配します。例えば、Vi(t)が1/16 Tの遅延を持つ 受信信号である場合、1/16 Tの遅延を補償するために、遅延され たLO(t)をミキサに印加する必要があります。したがって、この チャネルに対しては22.5° (2 π /16)だけ遅延されたクロックが選 択されます。次に計算式を示します。

$$Vi(t) = \sin\left[\omega_0\left(t + \frac{1}{16f_0}\right) + \omega_d t\right] = \sin\left[\omega_0 t + 22.5^\circ + \omega_d t\right]$$
$$LO(t) = \frac{4}{\pi}\sin\left[\omega_0\left(t + \frac{1}{16f_0}\right)\right] = \frac{4}{\pi}\sin\left[\omega_0 t + 22.5^\circ\right]$$
$$Vo(t) = \frac{2}{\pi}\cos\left(\omega_d t\right) + f\left(\omega_n t\right)$$
(3)

Vo(t)は、各チャネルの復調されたドップラー信号を表しま す。Nチャネルからのドップラー信号を合計すると、信号対雑 音比が向上します。







図 72.1xおよび16x CWクロック・タイミング

8 × f_{cw} および4 × f_{cw} モード

8 × f_{cw} および4 × f_{cw} モードは、システムで高周波数クロッ ク・ソリューション (16 × f_{cw} クロック)を使用できない場合の代 替モードです。この2つのモードのブロック図を次に示します。

良好な位相精度とマッチングが維持されます。直角位相クロック発生回路を使用して、厳密に90°の位相差を持つ同相および直角位相クロックを作成します。8 × f_{cw} モードと4×fcwモードの唯一の違いは、3次および5次高調波抑制フィルタが使用できるかどうかです。8 × f_{cw} モードでは、抑制フィルタをサポートできます。どちらのモードでも、同相パスと直角位相パスに適切な重みを付けることで、1/16 Tの位相遅延分解能が実現されます。例えば、目標遅延が1/16 T (22.5°)である場合、重み付け係数は以下の式に従う必要があります。ここで、 I_{in} およ $U_{Q_{in}}$ はそれぞれsin(ω_0 t)およ U_{CO} (ω_0 t)と仮定しています。

したがって、I/Qミキサの後で、受信信号の位相遅延は補償 されます。信号対雑音比を改善するため、すべてのチャネルか らのミキサの出力が揃えられ、直線的に加算されます。 $4 \times f_{cw}$ または $8 \times f_{cw}$ クロックと $1 \times f_{cw}$ クロックは、それぞれ立ち上が りエッジで揃えることを推奨します。

$$\begin{split} I_{\text{delayed}}(t) &= I_{\text{in}} \cos\left(\frac{2\pi}{16}\right) + Q_{\text{in}} \sin\left(\frac{2\pi}{16}\right) = I_{\text{in}} \left(t + \frac{1}{16f_0}\right) \\ Q_{\text{delayed}}(t) &= Q_{\text{in}} \cos\left(\frac{2\pi}{16}\right) - I_{\text{in}} \sin\left(\frac{2\pi}{16}\right) = Q_{\text{in}} \left(t + \frac{1}{16f_0}\right) \end{split}$$

$$\tag{4}$$





図 73.8×f_{cw}および4×f_{cw}のブロック図



 $1 \times f_{cw} \Xi - F$

 $1 \times f_{cw}$ モードでは、低い位相ノイズ仕様を持つ同相および直角位相クロックが必要となります。 $8 \times f_{cw}$ および $4 \times f_{cw}$ モードで説明したように、同相パスと直角位相パスに重みを付けることで、1/16Tの位相遅延分解能が実現されます。



図 75.1×f_{cw}モードのブロック図





図 78. クロック入力の等価回路



図 77. V_{CNTLP/M}の等価回路



図 76. LNA入力の等価回路





図 79. CW加算アンプの入力と出力の等価回路



図 80. LVDS出力の等価回路





図 81. アプリケーション回路



図81に示したのは標準アプリケーション回路図です。各ブロック の構成について、以下で説明します。

LNAの構成 LNA入力の結合とデカップリング

LNAの閉ループ・アーキテクチャは、最大の安定性が得られるように内部で補償され、外部補償部品は必要ありません。 LNA入力は2.4Vでバイアスされ、AC結合を必要とします。標準的な入力構成を図82に示します。C_{IN}は、入力AC結合コンデンサです。C_{ACT}は、アクティブ終端帰還パスの一部です。アクティブ終端を使用しない場合でも、クランプ機能用にCACTが必要となります。C_{ACT}の推奨値は1µF以上、C_{IN}の推奨値は0.1µF以上です。

このアーキテクチャでは、周波数依存の分圧につながる 信号源への負荷が最小になります。閉ループ設計では、オフ セットおよびオフセット・ドリフトが非常に小さくなります。 CBYPASS(0.015µF以上)を使用して、ハイパス・フィルタのカッ トオフ周波数を設定し、相補入力をデカップリングします。こ のカットオフ周波数は、CBYPASS値に逆比例します。HPFカッ トオフ周波数は、表11に示されるように、レジスタ59[3:2]を使 用して調整できます。遅いリンギングが伴う信号など、T/Rス イッチ出力での低周波信号をフィルタで除去できます。また、 HPFは、DC-DCコンバータ、パルス繰り返し周波数(PRF)ト リガ、およびフレーム・クロックからのシステム・ノイズを最小 限に抑えます。ほとんどの超音波システムの信号処理ユニット には、デジタル・ハイパス・フィルタまたはバンドパス・フィル タ(BPF)がFPGAまたはASICで搭載されています。これらの ブロックで、さらにノイズが抑制されます。また、AFE5808の ADCにはデジタルHPFも搭載されています。アプリケーションで 低周波信号検出が必要である場合は、LNA HPFをディスエー ブルにできます。

Reg59[3:2] (0x3B[3:2])	周波数
00	100 kHz
01	50 kHz
10	200 kHz
11	150 kHz

表 11. LNAのHPF設定(C_{BYPASS} = 15nF)

内部リファレンス電圧を生成するCM_BYPおよびVHIGHピン は、1µF以上のコンデンサを使用してデカップリングする必要 があります。システム内に低周波ノイズが存在する場合は、よ り大きなバイパス・コンデンサ(2.2µF以上)が有用である場合が あります。

LNAのノイズ寄与

ノイズ仕様はLNAに対して重要であり、それによってシス テム全体のダイナミック・レンジが決定されます。AFE5808の LNAは、低消費電力、 $0.63nV/\sqrt{Hz}$ という極めて低いノイズ電 圧、および $2.7pA/\sqrt{Hz}$ の低ノイズ電流を実現しています。

標準的な超音波トランスデューサのインピーダンスRsには、 数十Ωから数百Ωまでの幅があります。ほとんどの場合は、電 圧ノイズが支配的なノイズ成分ですが、ソース・インピーダン ス(Rs)を流れるLNA電流ノイズによって、追加の電圧ノイズが 生成されます。

$$LNA_Noise_{total} = \sqrt{V_{LNAnoise}^2 + R_s^2 \times I_{LNAnoise}^2}$$
(5)

AFE5808は、図32、図33、図34に示すように、幅広いソー ス抵抗範囲にわたって低いノイズ指数(NF)を実現します。



図 82. LNA入力構成



アクティブ終端

超音波アプリケーションでは、トランスデューサとシステム の間の長いケーブルによって、信号の反射が生じます。この反 射により、PWモードでエコー信号に余分なリンギングが付加 されます。軸方向の分解能はエコー信号長に依存するため、そ のようなリンギングは軸方向の分解能を劣化させる可能性があ ります。そのため、高い軸方向の分解能が求められる場合は、 パッシブ終端またはアクティブ終端の使用が推奨されます。図 83に、3種類の終端構成を示します。 無終端構成では、AFE5808の入力インピーダンスは1MHzで 約6kΩ(8K//20pF)です。パッシブ終端では外部終端抵抗Rtが 必要であり、これは熱ノイズの増加につながります。

LNAは、図84に示すように、値をプログラミング可能なアク ティブ終端をサポートします。







図 84. アクティブ終端の実装

AFE5808には、50Ω、100Ω、200Ω、400Ωの4つのプリセットが用意され、抵抗を使用して設定可能です。上図に示した終端スイッチを設定することにより、他の終端値も実現できます。レジスタ[52]を使用して、これらのスイッチをイネーブルにします。アクティブ終端構成でのLNAの入力インピーダンスは、次の式で近似されます。

$$Z_{\rm IN} = \frac{R_f}{1 + \frac{Av_{\rm LNA}}{2}}$$
(6)

表5に、異なるLNAゲインでのLNAのR_{IN}の値を示していま す。システム設計者は、各プローブに対して微調整を行うこと ができます。

等価入力インピーダンスは式 (7) で与えられます。ここで、 $R_{IN}(8K)$ および $C_{IN}(20pF)$ は、LNAの入力抵抗および容量です。

$$Z_{\rm IN} = \frac{R_f}{1 + \frac{Av_{\rm LNA}}{2}} / /C_{\rm IN} / /R_{\rm IN}$$
(7)

したがって、Z_{IN}は周波数に依存し、図10に示されるように、 周波数が高くなると低下します。医療用超音波アプリケーション で最も一般的に使用される周波数範囲は2MHz~10MHzである ため、このロールオフ効果は、システムの性能に大きく影響 することはありません。アクティブ終端は、CWモードとTGC モードの両方に適用できます。各超音波システムには、インピー ダンスの異なる複数のトランスデューサが搭載されるため、イン ピーダンス構成の柔軟性は大きな利点となります。

図32、図33、図34に、異なる終端構成でのNFを示していま す。これにより、無終端構成のときにノイズ指数が最も優れて いることがわかります。アクティブ終端は、パッシブ終端より も低ノイズです。そのため、終端トポロジは、超音波の使用状 況に基づいて注意深く選択する必要があります。

LNAゲインのスイッチ応答

LNAゲインは、SPIを通してプログラミングできます。ゲイン のスイッチング時間は、SPIの速度、およびLNAゲイン応答時 間に依存します。スイッチング中にはグリッチが生じる可能性 があり、これはイメージ内にアーティファクトとして現れる場 合があります。グリッチの抑制にはデジタル信号処理を使用で きますが、単一のイメージング・ラインでのLNAゲイン・スイッ チングは望ましくない場合もあります。



電圧制御アッテネータ

AFE5808内のアッテネータは、1組の差動制御入力である VCNTLM/Pピンによって制御されます。差動制御電圧は、0V~ 1.5Vです。この制御電圧により、そのdBリニアな特性に基づい てアッテネータの減衰が変化します。最大減衰(最小チャネル・ ゲイン)はVCNTLP - VCNTLM = 1.5Vで得られ、最小減衰(最 大チャネル・ゲイン)はVCNTLP - VCNTLM = 0で得られます。 標準ゲイン範囲は40dBであり、これはPGA設定に関係なく一 定です。

シングルエンドのVCNTL信号しか使用できない場合は、この1.5V_{PP}信号をVCNTLPピンに印加して、VCNTLMピンをグランドに接続できます。図85に示すように、TGCゲイン曲線は $V_{CNTLP} - V_{CNTLM}$ に逆比例します。

「動作原理」で説明したように、アッテネータのアーキテク チャは、等間隔で配置された7つのアッテネータ・セグメントを 使用し、dBリニアなゲイン制御スロープを近似しています。こ の近似によって単調なスロープが得られ、ゲイン・リップルは 標準で±0.5dB未満です。

制御電圧入力 ($V_{CNTLM/P}$ ピン)は、高インピーダンス入力と なります。複数のAFE5808の $V_{CNTLM/P}$ ピンを並列に接続で き、それによる負荷への大きな影響はありません。電圧レベル ($V_{CNTLP} - V_{CNTLM}$)が1.5Vを超えるか、または0Vを下回った 場合、アッテネータは引き続き、最大減衰レベルまたは最小減 衰レベルで動作します。電圧は $-0.3V \sim 2V$ の範囲に制限するこ とを推奨します。





AFE5808がCWモードで動作する場合、アッテネータ段は LNA出力に接続されたままです。したがって、PDN_VCAレジ スタ・ビットを使ってVCAをパワーダウンすることを推奨しま す。この場合、V_{CNTLP} - V_{CNTLM}の電圧は関係ありません。

AFE5808のゲイン制御入力は、-3dB帯域幅が約800kHzで す。この広い帯域幅は、多くのアプリケーションで有用(高速 V_{CNTL}応答など)ですが、高周波ノイズによってゲイン制御入 力が変調され、最終的にドップラー特性に影響する可能性があ ります。実際には、この変調はV_{CNTLM/P}ピンの外部フィルタ リング(RV_{CNTL}およびCV_{CNTL})を追加することで簡単に回避 できます(図80を参照)。ただし、外部フィルタのカットオフ周 波数を低くしすぎると、ゲイン応答時間が低下するので注意が 必要です。外部フィルタリングを使用しない場合、ゲイン制御 の応答時間は、図51および図52に示すように、1V_{PP}(-6dBFS) 出力の最終信号レベルの10%以内に安定するまで、標準で1µs 未満です。

 $V_{CNTLM/P}$ 信号は、8ビット~12ビットの10MSPS D/Aコン バータ (DAC)、および差動オペアンプによって生成されま す。TGC制御波形の生成には、TLV5626やDAC7821/11 (10MSPS/12ビット)などのTI製DACを使用可能です。出力同 相モード電圧制御を備えた差動アンプ (THS4130、OPA1632 など)を使って、DACを $V_{CNTLM/P}$ ピンに接続できます。また、 バッファ・アンプをアクティブ・フィルタとして構成することで、 低周波ノイズを抑制できます。詳細については、ドキュメント SLOS318FおよびSBAA150を参照してください。 V_{CNTL} 対ゲ インの曲線は図2に示されています。次の表にも絶対ゲイン対 V_{CNTL} の関係を示しています。これは、DACのプログラミング に役立ちます。

PWドップラーおよびカラー・ドップラー・モードでは、最適 な近接位相ノイズおよびSNR特性を得るために、V_{CNTL}ノイズ を最小限に抑える必要があります。AFE5808では、このニーズ に対応するため、デジタルV_{CNTL}機能を実装しています。デジ タルV_{CNTL}モードでは、外部V_{CNTL}が必要ありません。

CW動作 CW加算アンプ

CWシステムの設計を単純化するために、AFE5808には加算 アンプが実装され、8チャネルのミキサ電流出力を加算し、1つ の差動電圧出力へと変換します。この加算アンプにより、CW 動作に必要なダイナミック・レンジ全体を保持しながら、低ノ イズと低消費電力を実現します。

この加算アンプには、5つの内部ゲイン調整抵抗が含まれ、 32の異なるゲイン設定を使用できます(レジスタ54[4:0]、図 84および表7)。システム設計者は、信号強度およびトランス デューサの感度に応じて、CWパスのゲインを簡単に調整でき ます。他のゲイン値に対しては、外部抵抗オプションがサポー トされています。加算アンプのゲインは、LNAの後の500Ωの 抵抗と、内部または外部抵抗回路R_{EXT/INT}との比によって決定 されます。そのため、これらの抵抗間のマッチングは、抵抗の絶 対値よりも重要となります。チップ上では1%以内のマッチング が実現されています。プロセスの変動により、絶対抵抗の公差 はこれより大きくなる可能性があります。外部抵抗を使用する 場合は、I/Qチャネル間または複数のAFE間のゲイン誤差が増 加する可能性があります。より優れたゲイン・マッチング(チャ ネル間および複数のAFE間)を実現するために、内部抵抗を使 用してゲインを設定することを推奨します。外部コンデンサ C_{EXT}により、この加算アンプは1次LPF応答を持ち、ミキサか ら2f0±fdなどの高周波成分を除去します。カットオフ周波数は 次の式で求められます。

$$f_{\rm HP} = \frac{1}{2\pi R_{\rm INT/EXT} C_{\rm EXT}}$$
(8)

レジスタ54[4:0]で異なるゲインを設定した場合は、LPF応答も 変化することに注意してください。

V _{CNTLP} -V _{CNTLM} (V)	Gain (dB) LNA = 12 dB PGA = 24 dB	Gain (dB) LNA = 18 dB PGA = 24 dB	Gain (dB) LNA = 24 dB PGA = 24 dB	Gain (dB) LNA = 12 dB PGA = 30 dB	Gain (dB) LNA = 18 dB PGA = 30 dB	Gain (dB) LNA = 24 dB PGA = 30 dB
0	36.45	42.45	48.45	42.25	48.25	54.25
0.1	33.91	39.91	45.91	39.71	45.71	51.71
0.2	30.78	36.78	42.78	36.58	42.58	48.58
0.3	27.39	33.39	39.39	33.19	39.19	45.19
0.4	23.74	29.74	35.74	29.54	35.54	41.54
0.5	20.69	26.69	32.69	26.49	32.49	38.49
0.6	17.11	23.11	29.11	22.91	28.91	34.91
0.7	13.54	19.54	25.54	19.34	25.34	31.34
0.8	10.27	16.27	22.27	16.07	22.07	28.07
0.9	6.48	12.48	18.48	12.28	18.28	24.28
1.0	3.16	9.16	15.16	8.96	14.96	20.96
1.1	-0.35	5.65	11.65	5.45	11.45	17.45
1.2	-2.48	3.52	9.52	3.32	9.32	15.32
1.3	-3.58	2.42	8.42	2.22	8.22	14.22
1.4	-4.01	1.99	7.99	1.79	7.79	13.79
1.5	-4	2	8	1.8	7.8	13.8

表 12. 異なるLNAおよびPGAゲイン設定でのV_{CNTLP} - V_{CNTLM} 対 ゲイン(低ノイズ・モード)





図 86. CW加算アンプのブロック図

通常は、複数のAFE5808を並列に使用して、CWビーム フォーマのチャネル数を増やします。これらのAFE5808のCW 出力が加算され、外部でさらにフィルタリングされて、目的の ゲインおよびフィルタ応答を実現します。AC結合コンデンサ CACは、CW搬送波信号のDC成分をブロックするために必要で す。低速の血流から得られる目的の低周波ドップラー信号に応 じて、CACの範囲は1µF~数+µFに及びます。16/18ビットの 差動オーディオADCの前に、低ノイズの外部差動アンプを使用 して、複数のAFE5808のI/Q出力を加算できます。これには、 TIの超低ノイズ差動高精度アンプOPA1632およびTHS4130が 適しています。





図 87. 複数のAFE5808を使用したCW回路

CW I/Qチャネルは内部で適切にマッチングされ、ドップ ラー・スペクトル内のイメージ周波数成分を抑制しています。 外部回路でも適切なマッチングを実現するには、公差の小さい 部品および高精度のオペアンプを使用する必要があります。

CWクロックの選択

AFE5808には、差動のLVDS、LVPECL、および他の差動 クロック入力の他、シングルエンドのCMOSクロックも入力で きます。内部で生成された2.5VのVCMが、CWクロック入力 CLKP_16X/CLKM_16XおよびCLKP_1X/CLKM_1Xに印加 されます。この2.5VのVCMは、標準のLVDSまたはLVPECL クロックで使用されるものとは異なるため、クロック・ドラ イバとAFE5808のCWクロック入力の間にはAC結合が必要 です。CMOSクロックを使用しない場合、CLKM_1Xおよび CLKM_16Xはグランドに接続する必要があります。一般的なク ロック構成を図88に示します。良好な信号整合性を実現するた めに、適切な終端の使用を推奨します。





クロック・ノイズとCWパス・ノイズの組み合わせにより、 CWの性能が劣化する場合があります。内部のクロック回路は、 CW動作に必要な優れた位相ノイズ性能を達成できるよう設計 されています。AFE5808のCWパスの位相ノイズは、1kHzオフ セットで155dBc/Hz以下です。結果として、ミキサ・クロック 入力の位相ノイズも155dBc/Hz以下となる必要があります。



16/8/4 × f_{cw} 動作モードでは、良好なCW位相ノイズ性 能を維持するために、16/8/4 × f_{cw} クロック(CLKP_16X/ CLKM_16Xピン)に対して、位相ノイズの低いクロックが必要 となります。1 × fcwクロック(CLKP_1X/CLKM_1Xピン)は、 複数のAFE5808チップ間の同期にのみ使用され、復調には使 用されません。そのため、1 × f_{cw} クロックの位相ノイズは問題 となりません。ただし、1 × f_{cw} 動作モードでは、CLKP_16X/ CLKM_16XピンとCLKP_1X/ CLKM_1Xピンの両方に対して、 位相ノイズの低いクロックが必要です。これは、ミキサの復調 には両方のピンが使用されるためです。一般に、クロックのス ルー・レートが高いほど位相ノイズは低くなるため、CW動作で は、振幅が大きくスルー・レートが高速なクロックが推奨され ます。CMOSクロック・モードでは、5VのCMOSクロックで最 高のスルー・レートを達成できます。

分周器の位相ノイズがターゲット位相ノイズより低ければ、分 周器によってクロックの位相ノイズを改善できます。分周され たクロックの位相ノイズは、およそ20 logN dBの改善が見込ま れます(Nは分周比16、8、または4)。ミキサのLOクロック1 × fewのターゲット位相ノイズが搬送波から1kHzで160dBc/Hzで ある場合は、16 × fewクロックの位相ノイズが160 – 20log16 = 136 dBc/Hz以下となる必要があります。TIのジッタ・クリー ナCDCM7005/CDCE72010は、この要件を満足しており、 AFE5808に対して選択できます。4X/1Xモードでは、Nが小さ いため、同じ性能を実現するのに、より高品質の入力クロック が求められます。したがって、システム・クロック設計の位相 ノイズ要件が緩和される16Xモードが、推奨モードとなります。 また、内部のクロック分周器および分配回路によって、位相遅 延精度が保証されます。

システム内のチャネル数が増加すると、クロック分配はより 複雑になります。クロック・バッファの負荷容量がN倍に増加す るため、1つのクロック・ドライバ出力を使って複数のAFEを駆 動することは推奨されません。結果として、クロック信号の立 ち下がりおよび立ち上がり時間が劣化します。複数のAFE5808 に対する標準的なクロック構成を図89に示します。最良の信 号整合性および最速のスルー・レート(より優れた位相ノイズ 性能)を実現するために、各クロック・バッファ出力が1つの AFE5808を駆動します。クロック位相ノイズが問題とならない 場合、例えば、16/8/4 × fcw動作モードでの1 × fcwクロックの 場合などは、1つのクロック・ドライバ出力で複数のAFE5808 を駆動できます。ただし、そのようなクロック分配回路設計に は、特別な配慮が必要となります。標準的な超音波システム では、すべてのクロックが同じクロック・ソース(例えば、16× fcw、1 × fcwクロック、オーディオADCクロック、RF ADCク ロック、パルス繰り返し周波数信号、フレーム・クロックなど) から生成されることが望まれます。これにより、クロックの非 同期化による干渉を最小限に抑えることができます。



図 89. CWクロック分配



CWサポート回路

CW回路設計の一般的な手法として、適切にマッチングされ たレイアウトと高精度の部品を使用して、同相および直角位相 チャネルを厳密に対称化する必要があります。

システムでは、追加のハイパス・ウォール・フィルタ(20Hz~ 500Hz)と、複数の極を持つローパス・オーディオ・フィルタ (10kHz~100kHz)が通常必要となります。CWドップラー信号 の範囲は20Hz~20kHzであるため、この範囲下でのノイズが 重要です。結果として、CW後処理用にこれらのアクティブ・ フィルタを構築するには、低ノイズのオーディオ・オペアンプ (OPA1632、OPA2211など)が適しています。www.ti.comでは、 他のフィルタ設計手法も提供されています。TIのアクティブ・ フィルタ設計手法も提供されています。TIのアクティブ・ フィルタ設計手法も提供されています。TIのアクティブ・

フィルタリングされたオーディオCW I/Q信号は、オーディ オADCによってサンプリングされ、DSPまたはPCによって処 理されます。CW信号周波数は20Hz~20kHzですが、以降のデ シメーションおよびSNR向上のために、より高いサンプリン グ・レートのADCが推奨されます。CW信号はダイナミック・ レンジが大きいため、ADS8413 (2MSPS/16ビット/92dBFS SNR) やADS8472 (1MSPS/16ビット/95dBFS SNR)などの高 分解能ADC (16ビット以上) が必要です。同相チャネルおよび直 角位相チャネルのADCは厳密にマッチングされる必要があり、 最高のI/Qマッチングを実現するために、振幅マッチングだけ でなく位相マッチングも必要となります。さらに、同相と直角 位相のADCチャネルは、同時にサンプリングされる必要があり ます。

ADC動作 ADCクロック構成

アパーチャ遅延およびジッタがすべてのチャネルで同じにな るように、AFE5808ではクロック・ツリー・ネットワークを使用 して各チャネルへのサンプリング・クロックを生成しています。 ソース・ポイントから8個の内部ADCそれぞれのサンプリング回 路まで、すべてのチャネルのクロックがマッチングされます。 この遅延時間の変動については、「出力インターフェイス・タイ ミング」のアパーチャ遅延パラメータの項に記載されています。 変動は、同じ表のアパーチャ・ジッタの数値で与えられます。

AFE5808のADCクロック入力は、図88に示されるCW クロックと同様に、差動クロック(正弦波、LVPECLまた はLVDS)またはシングルエンド・クロック(LVCMOS)に よって駆動できます。シングルエンドの場合には、低ジッ タの方形波信号(LVCMOSレベル、振幅1.8V)の使用が推 奨されます。理論の詳細については、TIのドキュメント SLYT075を参照してください。

ジッタ・クリーナCDCM7005またはCDCE72010は、 AFE5808のADCクロックの生成に適しており、14ビット のADCで77dBFSのSNR性能を確保できます。クロック分 配ネットワークは図90に示されています。



図 90. ADCのクロック分配ネットワーク



ADCリファレンス回路

ADCの電圧リファレンスは、内部で生成するか、または外 部から提供できます。内部リファレンス・モードを選択した場 合、REFP/Mは出力ピンになり、フローティングにする必要が あります。3[15] = 1および1[13] = 1のとき、デバイスは外部リ ファレンス・モードで動作するよう設定されます。この場合は、 VREF_INピンを1.4Vリファレンス電圧で駆動し、REFP/Mは オープンにする必要があります。VREF_INの入力インピーダン スは高いため、1.4Vの電圧リファレンスに特別な駆動能力は必 要とされません。

超音波システムのデジタル・ビーム形成アルゴリズムでは、 すべてのレシーバ・チャネル間のゲイン・マッチングが重要とな ります。標準的なシステムでは、基板上に12個の8進AFEがあ ります。そのような場合、ゲインのマッチングを確保すること が重要であり、基本的にはすべてのAFEから見たリファレン ス電圧が同じである必要があります。チップ上の8チャネル間 でのリファレンスのマッチングは、1つの内部リファレンス電 圧バッファを使用して行われます。各チップ上のリファレンス 電圧を製造時に調整することにより、異なるチップ間でリファ レンス電圧が適切にマッチングされるようになります。外部 リファレンス・モードを使用する場合は、プリント基板上にソ リッドなリファレンス・プレーンを設けることで、デバイス間 の電圧変動を最小限に抑えることができます。電圧リファレン ス設計の詳細については、ドキュメントSLYT339に記載されて います。AFE5808での支配的なゲイン変動は、VCAのゲイン 変動によるものです。ADCリファレンス回路からのゲイン変動 の寄与は、VCAのゲイン変動と比較するとわずかです。そのた め、ほとんどのシステムでは、ADCの内部リファレンス・モー ドを使用することで、複数のAFE5808A間で良好なゲイン・ マッチングを十分に維持できます。また、外部部品を使用しな い内部リファレンス回路により、熱ノイズおよび位相ノイズに ついても十分な性能が得られます。

電力管理

電力/性能の最適化

AFE5808には、消費電力を調整して、さまざまなノイズ特性 を満足させるオプションが用意されています。この機能は、よ り低電力が求められるバッテリ駆動のポータブル・システムに 対して有用です。電気的特性表に示される特性情報、および標 準的特性のプロットを参照してください。

電力管理の優先度

電力管理は、バッテリの寿命を延ばし、長い稼働時間を確保 するために、重要な役割を持ちます。AFE5808は、バッテリ寿 命を最大化できる、高速で柔軟性の高いパワーダウン/アップ 制御を備えています。AFE5808は、外部ピンまたは内部レジ スタを通してパワーダウン/アップできます。次の表は、電力 管理の適用によって影響を受ける回路ブロック、およびそれぞ れの優先度を示しています。優先度の高い制御は、優先度の低 い制御よりも優先されます。デバイス内では、すべてのパワー ダウン制御が論理ORされて、各ブロックに対する最終的なパ ワーダウンが生成されます。したがって、優先度の高い制御に よって、優先度の低い制御をカバーできます。

部分パワーアップ/ダウン・モード

部分パワーアップ/ダウン・モードは、高速パワーアップ/ダ ウン・モードとも呼ばれます。このモードでは、信号パス内の ほとんどのアンプがパワーダウンされる一方、内部リファレン スおよびLVDSクロック回路は引き続きアクティブです。つま り、LVDS回路はフレームおよびビット・クロックを引き続き 生成しています。

部分パワーダウン機能により、AFE5808は低電力状態からす ばやくウェイクアップできます。この構成では、外部コンデン サがゆっくりと放電されるため、それらのコンデンサの電荷が 回復される限り、必要なウェイクアップ時間は最小で済みま す。VCAのウェイクアップ応答時間は、標準で約2µs、または パワーダウン時間の1%のうち、いずれか長い方です。最長の ウェイクアップ時間は、INPおよびINMに接続されたコンデン サに依存します。これは、ウェイクアップ時間は、コンデンサ を目的の動作電圧まで再充電するのに必要な時間であるためで す。INPに0.1uF、INMに15nFを使用した場合、ウェイクアッ プ時間は2.5msとなります。コンデンサが大きいほど、この時 間は長くなります。ADCのウェイクアップ時間は、約1usです。 したがって、AFE5808のウェイクアップ時間は、VCAのウェ イクアップ時間により大きく依存します。また、ここでは、通 常動作モードの再開までに、ADCクロックが最低50us以上動 作していることを仮定しています。パワーダウンにかかる時間 は、ごくわずか(1.0us未満)です。

	名前	ブロック	優先度
ピン	PDN_GLOBAL	すべて	高
ピン	PDN_VCA	LNA + VCAT+ PGA	中
レジスタ	VCA_PARTIAL_PDN	LNA + VCAT+ PGA	低
レジスタ	VCA_COMPLETE_PDN	LNA + VCAT+ PGA	中
ピン	PDN_ADC	ADC	中
レジスタ	ADC_PARTIAL_PDN	ADC	低
レジスタ	ADC_COMPLETE_PDN	ADC	中
レジスタ	PDN_VCAT_PGA	VCAT + PGA	最低
レジスタ	PDN_LNA	LNA	最低
+ 干し炊加の厚也皮			

表13. 電力管理の優先度



この高速ウェイクアップ応答は、省電力が不可欠なポータブ ル超音波アプリケーションで求められるものです。超音波シス テムのパルス繰り返し周波数は50KHz~500Hzであり、イメー ジング深度(受信パスのアクティブ周期)は10µs~数百µsです。 システムのPRFが低い場合は、省電力が非常に重要となりま す。状況によっては、VCAだけをパワーダウンして、ADCを 引き続き通常どおり動作させることで、FPGAへの影響を最小 限にできます。

部分パワーダウン・モードでは、AFE5808の消費電力が標準 で26mW/chまで低下し、通常動作モードと比較して80%の節 電となります。このモードは、ピン(PDN_VCAおよびPDN_ ADC)またはレジスタ・ビット(VCA_PARTIAL_PDNおよび ADC_PARTIAL_PDN)のいずれかを使用して設定できます。

完全パワーダウン・モード

0.7mW/CHという最小消費電力を実現するには、AFE5808を 完全パワーダウン・モードに設定します。このモードは、レジ スタADC_COMPLETE_PDN、VCA_COMPLETE_PDN、また はPDN_GLOBALピンによって制御します。完全パワーダウン・ モードでは、AFE5808内のすべての回路(リファレンス回路も 含む)がパワーダウンされ、AFE5808に接続されたコンデンサ が放電されます。ウェイクアップ時間は、これらのコンデンサ の再充電に必要な時間に依存します。ウェイクアップ時間は、 AFE5808がシャットダウン・モードに入っていた時間にも依存 します。INPに0.1μF、INMに15nFを使用した場合、ウェイク アップ時間は約2.5msとなります。

CWモードでの省電力

通常、CWモードでは、システム内の半数のチャネルだけが アクティブです。そのため、ADC_PDN_CH <7:0>およびVCA_ PDN_CH <7:0>による個別チャネル制御を通じて未使用チャ ネルをパワーダウンすることで、消費電力を大きく低減でき ます。CWモードの既定のレジスタ設定では、電圧制御アッテ ネータ、PGA、ADCは引き続きアクティブです。デバッグ・ フェーズ中は、PWパスとCWパスの両方が同時に動作していま す。実際の動作では、これらのブロックを手動でパワーダウン する必要があります。

テスト・モード

AFE5808には、システム開発の迅速化に役立つ複数のテスト・モードが用意されています。ADCのテスト・モードについては、レジスタ説明の節で説明しています。

VCAのテスト・モードでは、CH7およびCH8のPGA出力を CWピンに提供できます。これらのPGA出力を監視するこ とで、VCA動作の機能を検証できます。PGA出力は、5kΩ の抵抗を通して、加算アンプの仮想グランド・ピン(CW_IP_ AMPINM/P、CW_QP_AMPINM/P)に接続されます。LPFの コンデンサCEXTを除去したときに、加算アンプの出力でこ れらのPGA出力を監視できます。加算アンプ出力での信号は、 5kΩの抵抗によって減衰されていることに注意してください。 減衰係数は、R_{INT/EXT}/5kΩです。

CEXTを除去せずにPGA出力をチェックしたい場合は、代替 方法として、CW加算アンプのパワーダウン時に、PGA出力を CW_IP_AMPINM/PおよびCW_QP_AMPINM/Pで直接測定で きます。

このテスト・モードには、いくつかのレジスタが関連し ています。具体的には、PGAテスト・モード・イネーブル: Reg59[9]、バッファ・アンプ・パワーダウン:Reg59[8]、および バッファ・アンプ・ゲイン制御:Reg54[4:0]です。これらのレジ スタの設定内容は、バッファ・アンプ構成によって異なります。 構成1

この構成では、テスト出力をCW_AMPINP/Mで監視できます。

- Reg59[9] = 1: テスト・モードをイネーブル
- ・ Reg59[8] = 0: バッファ・アンプをパワーダウン 構成?
 - この構成では、テスト出力をCW_OUTP/Mで監視できます。
 - Reg59[9]=1:テスト・モードをイネーブル
 - Reg59[8] = 1: バッファ・アンプをパワーオン
 - Reg54[4:0] = 10H:内部の帰還用2K抵抗をイネーブル。異なる値も使用できます。



図 91. AFE5808のPGAテスト・モード



電源、グランド、およびバイパス

ミックスド・シグナルのシステム設計では、電源およびグラン ドの設計が重要となります。AFE5808では、2つのグランド、 AVSS(アナログ・グランド)およびDVSS(デジタル・グランド) が区別されています。ほとんどの場合は、AFE5808に対して1つ のグランド・プレーンを使用するようにプリント基板(PCB)をレ イアウトすれば十分です。アナログ回路とデジタル回路の間の 相互作用を最小限に抑えるために、このグランド・プレーンはシ ステム内の各セクション間で適切に分割されるよう注意が必要 です。または、DVDDおよびDVSSピンで構成されるデジタル (DVDD)電源セットを、別個の電源およびグランド・プレーン 上に配置することもできます。この構成の場合、AVSSおよび DVSSグランドをスター・レイアウト内の電源コネクタで互いに 接続する必要があります。さらに、光アイソレータまたはデジ タル·アイソレータ(ISO7240など)を使用すると、アナログ部 分をデジタル部分から完全に分離できます。結果として、アナ ログ部分をデジタル・ノイズの影響から保護できます。表14に、 各電源に関連する回路ブロックを示します。

AFE5808のすべてのバイパスおよび電源は、それぞれ対応 するグランド・プレーンを基準とする必要があります。すべて の電源ピンは、0.1µFのセラミック・チップ・コンデンサ(サイズ 0603以下)を使用してバイパスします。リードおよびパターン のインダクタンスを最小限にするため、これらのコンデンサは 電源ピンに可能な限り近づけて配置する必要があります。部品 の両面実装が可能な場合、これらのコンデンサはパッケージの 直下に配置するのが最適です。さらに、メインの電源ピン上に 大きなバイポーラ・デカップリング・コンデンサ(2.2µF~10µF、 低周波で有効)を使用することもできます。これらの部品は、 PCB上でAFE5808の近傍(0.5インチまたは12.7mm以内)に配置 できます。

AFE5808には、CM_BYP、VHIGH、VREF_INなど、バイ パスが必要なリファレンス電源がいくつかあります。これらの ピンは1µF以上でバイパスする必要があります。コンデンサの 値が大きいほど、低周波ノイズの抑制が向上します。最良の結果 を得るには、低インダクタンスのセラミック・チップ・コンデンサ (サイズ0402、1µF以上)を選択し、デバイスのピンにできる限 り近づけて配置します。 高速のミックスド・シグナル・デバイスは、各種のノイズ・ カップリングに対して敏感です。ノイズの主要な発生源の1つ は、シリアライザおよび出力バッファ/ドライバからのスイッ チング・ノイズです。AFE5808では、デバイス内でのアナログ 電源とデジタル電源間の相互作用が最小限に抑えられるよう配 慮がなされています。デジタル部およびアナログ部からカッ プリングされ伝達されるノイズの程度は、各電源およびグランド 接続の実効インダクタンスに依存しています。電源およびグラン ド・ピンの実効インダクタンスが小さいほど、ノイズの抑制性 能が向上します。その理由により、電源およびグランドの各 セットの接続には、それぞれ複数のピンが使用されています。 適切なプレーンおよびレイヤ厚を使用し、PCBレイアウト設計 の全体を通して低いインダクタンス特性を保持することが重要 です。

基板レイアウト

適切なグランドおよびバイパス、短いリード長、およびグラン ド・プレーンと電源プレーンの使用は、高周波設計において特 に重要です。AFE5808のような高性能デバイスで最適な性能 を実現するには、PCBレイアウトに十分な注意を払い、部品の 配置を最適化することが必要です。通常は、多層PCBを使用 すると最良の結果が得られ、部品配置も行いやすくなります。 適切なLVDSタイミングを維持するために、すべてのLVDSパ ターンは、制御されたインピーダンス設計に従ってください。 また、すべてのLVDSパターンの長さが等しく、対称となる ようにします。パターン長の変動は150mil(0.150インチまたは 3.81mm)未満に収めることを推奨します。

また、CWクロック・パスに対しては、適切な遅延マッチン グを考慮する必要があります。これは特に、チャネル数の多い システムで重要です。例えば、クロック遅延が16xクロック周 期の1/2である場合は、22.5°の位相誤差が生じる可能性があり ます。そのため、チャネル間のタイミング遅延の差がビーム フォーマの精度に影響を与えます。

BGA PCBレイアウトに関するその他の詳細は、Texas Instrumentsのアプリケーション・レポート『MicroStar BGA Packaging Reference Guide』(SSYZ015B)に記載されています。 このレポートは、www.ti.comからダウンロードできます。

電源	グランド	回路ブロック
AVDD (3.3VA)	AVSS	LNA、アッテネータ、 PGA(+クランプおよびBPF)、 リファレンス回路、CW加算アンプ、 CWミキサ、VCA SPI
AVDD_5V (5VA)	AVSS	LNA、CWクロック回路、 リファレンス回路
AVDD_ADC (1.8VA)	AVSS	ADCアナログ回路、 リファレンス回路
DVDD (1.8VD)	DVSS	LVDS、ADC SPI

表14. 電源と回路ブロック



パッケージ情報

製品情報

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins	Package Qty	Eco Plan ⁽²⁾	Lead/ Ball Finish	MSL Peak Temp ⁽³⁾	Samples (Requires Login)
AFE5808ZCF	ACTIVE	NFBGA	ZCF	135	160	Green (RoHS & no Sb/Br)	SNAGCU	Level-3-260C-168 HR	

(1)マーケティング・ステータスは次のように定義されています。

ACTIVE: 製品デバイスが新規設計用に推奨されています。

LIFEBUY:TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND:新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW:デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。 OBSOLETE:TIによりデバイスの生産が中止されました。

⁽²⁾エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free(RoHS)、Pb-Free(RoHS Expert)およびGreen(RoHS & no Sb/Br)があります。最新情報および製品内容の詳細については、http://www.ti.com/productcontentでご確認ください。

TBD: Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS):TIにおける "Lead-Free"または "Pb-Free"(鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味しま す。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定 された鉛フリー・プロセスでの使用に適しています。

Pb-Free (RoHS Exempt): この部品は、1) ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2) ダイとリードフレーム間に鉛ベースの接着剤を使用、 が除外されています。それ以外は上記の様にPb-Free (RoHS) と考えられます。

Green(RoHS & no Sb/Br):TIにおける "Green" は、 "Pb-Free" (RoHS互換) に加えて、 臭素 (Br) およびアンチモン (Sb) をベースとした難燃材を含まない (均質 な材質中のBrまたはSb重量が0.1%を超えない) ことを意味しています。

⁽³⁾MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

重要な情報および免責事項:このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者に よって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合 するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部 材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、 CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパーツの購入価格の合計金 額を超える責任は負いかねます。



メカニカル・データ

ZCF (R-PBGA-N135)

PLASTIC BALL GRID ARRAY



注:A. 直線寸法はすべてミリメートル単位です。

B. 本図は予告なしに変更することがあります。
 C. これは鉛フリー半田ボールの設計です。

し. これはエノリー干田ホールの設計です。



(SLOS688C)

ご注意

Texas Instruments Incorporated 及びその関連会社(以下総称してTIといいま す)は、最新のJESD46に従いその半導体製品及びサービスを修正し、改善、改 良、その他の変更をし、又は最新のJESD48に従い製品の製造中止またはサー ビスの提供を中止する権利を留保します。お客様は、発注される前に、関連する最 新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご 確認下さい。全ての半導体製品は、ご注文の受諾の際に提示されるTIの標準販 売契約約款に従って販売されます。

TIは、その製品が、半導体製品に関するTIの標準販売契約約款に記載された 保証条件に従い、販売時の仕様に対応した性能を有していることを保証します。 検査及びその他の品質管理技法は、TI が当該保証を支援するのに必要とみな す範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の 検査は、適用される法令によってそれ等の実行が義務づけられている場合を除 き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援又はお客様の製品の設計について責 任を負うことはありません。TI 製部品を使用しているお客様の製品及びそのアプ リケーションについての責任はお客様にあります。TI 製部品を使用したお客様の 製品及びアプリケーションに関連する危険を最小のものとするため、適切な設計上 及び操作上の安全対策は、お客様にてお取り下さい。

TIは、TIの製品又はサービスが使用されている組み合せ、機械装置、又は方法 に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財 産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも 保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を 提供することは、TIが当該製品又はサービスを使用することについてライセンスを 与えるとか、保証又は是認するということを意味しません。そのような情報を使用 するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを 得なければならない、又はTIの特許その他の知的財産権に基づきTIからライセ ンスを得て頂かなければならない場合もあります。

TIのデータ・ブック又はデータ・シートの中にある情報の重要な部分の複製は、 その情報に一切の変更を加えること無く、且つその情報と関連する全ての保証、 条件、制限及び通知と共になされる限りにおいてのみ許されるものとします。TI は、変更が加えられて文書化されたものについては一切責任を負いません。第三 者の情報については、追加的な制約に服する可能性があります。 TIの製品又はサービスについてTIが提示したパラメーターと異なる、又は、それ を超えてなされた説明で当該TI製品又はサービスを再販売することは、関連する TI製品又はサービスに対する全ての明示的保証、及び何らかの黙示的保証を無 効にし、且つ不公正で誤認を生じさせる行為です。TIは、そのような説明について は何の義務も責任も負いません。

TI からのアプリケーションに関する情報提供又は支援の一切に拘わらず、お客様 は、ご自身の製品及びご自身のアプリケーションにおける TI 製品の使用に関する法 的責任、規制、及び安全に関する要求事項の全てにつき、これをご自身で遵守する 責任があることを認め、且つそのことに同意します。お客様は、想定される不具合がも たらす危険な結果に対する安全対策を立案し実行し、不具合及びその帰結を監視 し、害を及ぼす可能性のある不具合の可能性を低減し、及び、適切な治癒措置を講 じるために必要な専門的知識の一切を自ら有することを表明し、保証します。お客様 は、TI 製品を安全でないことが致命的となるアプリケーションに使用したことから生じ る損害の一切につき、TI 及びその代表者にその全額の補償をするものとします。

TI 製品につき、安全に関連するアプリケーションを促進するために特に宣伝される 場合があります。そのような製品については、TIが目的とするところは、適用される 機能上の安全標準及び要求事項を満たしたお客様の最終製品につき、お客様が 設計及び製造ができるようお手伝いをすることにあります。それにも拘わらず、当該 TI 製品については、前のパラグラフ記載の条件の適用を受けるものとします。

FDAクラスIII(又は同様に安全でないことが致命的となるような医療機器)へのTI 製品の使用は、TIとお客様双方の権限ある役員の間で、そのような使用を行う際に ついて規定した特殊な契約書を締結した場合を除き、一切認められていません。

TIが軍需対応グレード品又は「強化プラスティック」製品として特に指定した製品 のみが軍事用又は宇宙航空用アプリケーション、若しくは、軍事的環境又は航空 宇宙環境にて使用されるように設計され、かつ使用されることを意図しています。 お客様は、TIがそのように指定していない製品を軍事用又は航空宇宙用に使う 場合は全てご自身の危険負担において行うこと、及び、そのような使用に関して必 要とされるすべての法的要求事項及び規制上の要求事項につきご自身のみの責 任により満足させることを認め、且つ同意します。

TIには、主に自動車用に使われることを目的として、ISO/TS 16949の要求事項 を満たしていると特別に指定した製品があります。当該指定を受けていない製品 については、自動車用に使われるようには設計されてもいませんし、使用されるこ とを意図しておりません。従いまして、前記指定品以外の TI 製品が当該要求事項 を満たしていなかったことについては、TI はいかなる責任も負いません。

Copyright © 2013, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。 1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋等 をして取り扱うこと。
- 弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品
 単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導 電性マットにアースをとったもの等)、アースをした作業者が行う こと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置 類の接地等の静電気帯電防止措置は、常に管理されその機能が確認 されていること。
- 2. 温·湿度環境
 - 温度:0~40℃、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

● 直射日光があたる状態で保管・輸送しないこと。

- 3. 防湿梱包
 - 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。
- 4. 機械的衝撃
 - 梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。
- 5. 熱衝撃
 - はんだ付け時は、最低限 260℃以上の高温状態に、10秒以上さら さないこと。(個別推奨条件がある時はそれに従うこと。)
- 6. 汚染
 - はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚 染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。
 - はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有 率が一定以下に保証された無洗浄タイプのフラックスは除く。)