

LM22680

LM22680/LM22680Q 2A SIMPLE SWITCHER®, Step-Down Voltage Regulator with Features



Literature Number: JAJSB05A



LM22680/LM22680Q

2012 年 6 月

SIMPLE SWITCHER[®] 42V、2A 降圧型電圧レギュレータ (追加機能付き)

概要

LM22680 は、できる限り少ない外付け部品で高効率の高耐圧降圧型 (バック) レギュレータを実現するために必要なすべての機能を備えたスイッチング・レギュレータです。使い勝手の良いこのレギュレータは、最大 2A の負荷電流を供給可能な耐圧 42V の N チャンネル MOSFET スイッチを内蔵しています。優れたライン/ロード・レギュレーション特性に加えて、最高で 90% を超える高い効率を備えています。電圧モード制御を採用しており、オン時間の Min 値が短いので、入力電圧と出力電圧の比をさわめて大きくすることができます。また、ループ補償回路を内蔵しているため、ユーザーはループ補償部品について面倒な計算をする必要がありません。5V の固定出力タイプと可変出力タイプが用意されています。スイッチング周波数はデフォルトで 500kHz に設定され、外付け部品の小型化が可能のほか、優れた過渡応答を実現しています。スイッチング周波数は、1 個の外付け抵抗によって 200kHz ~ 1MHz の範囲で調整できます。内蔵発振器は、システム・クロックまたは別のレギュレータの発振器に同期させることが可能です。高精度イネーブル入力は、レギュレータの制御とシステム電源のシーケンス制御を簡略化します。シャットダウン・モードにおけるこのレギュレータの消費電流はわずか 25 μ A (typ) です。1 個の外付けコンデンサの選択により調整可能なソフトスタート機能も使用できます。LM22680 は、熱暴走保護機能 (サーマル・シャットダウン) と電流制限回路を内蔵しており、予期せぬ過負荷状態になることを防止します。

LM22680 は、テキサス・インスツルメンツ (TI) の SIMPLE SWITCHER[®] ファミリー製品です。SIMPLE SWITCHER[®] コンセプトにより、TI の設計ツール WEBENCH[®] を用いて、必要最小限の外付け部品による設計を簡単に完了できます。TI の WEBENCH[®] ツールは、外付け部品の計算、電気特性シミュレーション、熱特性シミュレーション、Build-It ボード (有償の試作ボード作成サービス) などの機能を持ち、容易なデザインが可能です。

特長

- 広い入力電圧範囲: 4.5V ~ 42V
- 内部補償による電圧モード制御
- 低 ESR セラミック・コンデンサでも安定動作
- 200 m Ω N チャンネル MOSFET
- 出力電圧オプション
-ADJ (最小出力電圧 1.285V)
- リファレンス精度: $\pm 1.5\%$
- デフォルトで 500kHz のスイッチング周波数
- 調整可能なスイッチング周波数と外部同期
- 動作時の接合部温度範囲: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$
- 高精度イネーブル入力
- ブートストラップ・ダイオード内蔵
- 設定可能なソフトスタート
- WEBENCH[®] に完全対応
- LM22680Q は、AEC-Q100 グレード 1 認定のオートモーティブ・グレード製品 (動作時の接合部温度 $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$)


パッケージ

- PSOP-8 (露出放熱パッド付き)


アプリケーション

- 産業用制御機器
- 電気通信 / データ通信システム
- 組み込みシステム
- 標準の 24V、12V、5V 入力電源からの変換

簡略アプリケーション回路



ピン配置図



8-Lead Plastic PSOP-8 Package
TI Package Number MRA08B

製品情報

Output Voltage	Order Number	Package Type	TI Package Drawing	Supplied As	Features
ADJ	LM22680MR-ADJ	PSOP-8 Exposed Pad	MRA08B	95 Units in Rails	
ADJ	LM22680MRE-ADJ			250 Units in Tape and Reel	
ADJ	LM22680MRX-ADJ			2500 Units in Tape and Reel	
ADJ	LM22680QMR-ADJ	PSOP-8 Exposed Pad	MRA08B	95 Units in Rails	AEC-Q100 Grade 1 qualified. Automotive Grade Production Flow*
ADJ	LM22680QMRE-ADJ			250 Units in Tape and Reel	
ADJ	LM22680QMRX-ADJ			2500 Units in Tape and Reel	

* オートモーティブ・グレード (Q) 製品は、欠陥検出の技法など、自動車市場向けの高度な製造やサポート・プロセスを採用しています。信頼性規格については、AEC-Q100 標準で規定された要件と温度グレードに準拠します。オートモーティブ・グレード製品は Q の文字で識別できます。詳細については、<http://www.ti.com/automotive> を参照してください。

ピン説明

ピン番号	ピン名	説明	アプリケーション情報
1	BOOT	ブートストラップ入力	ハイサイド NFET のゲート電圧を供給します。
2	SS	ソフトスタート・ピン	ソフトスタート時間の延長に使用します。本データシートの「ソフトスタート」セクションを参照してください。
3	RT/SYNC	発振器モード制御ピン	レギュレータの発振器モードの制御に使用します。本データシートの「スイッチング周波数の調整と同期」セクションを参照してください。
4	FB	フィードバック・ピン	レギュレータへのフィードバック入力です。
5	EN	イネーブル・ピン	レギュレータの起動とシャットダウンの制御に使用します。本データシートの「高精度イネーブルと UVLO」セクションを参照してください。
6	GND	システム・グラウンド	システム・グラウンド・ピンです。
7	VIN	入力電圧ピン	レギュレータへの電源入力です。
8	SW	スイッチ・ピン	レギュレータのスイッチング出力です。
EP	EP	露出パッド	グラウンドに接続してください。プリント基板への放熱用接続となります。「アプリケーション情報」を参照してください。

絶対最大定格 (Note 1)

本データシートには軍用・航空宇宙用の規格は記載されていません。
関連する電気的信頼性試験方法の規格を参照ください。

VIN ~ GND 間	43V
EN ピン電圧	− 0.5V ~ 6V
SS, RT/SYNC ピン電圧	− 0.5V ~ 7V
SW ~ GND 間 (Note 2)	− 5V ~ VIN
BOOT ピン電圧	V _{SW} + 7V
FB ピン電圧	− 0.5V ~ 7V
消費電力	内部で制限

接合部温度 150 °C

ハンダ付け仕様については、www.ti.com/lit/snoa549 のドキュメントを参照してください。

ESD 耐圧 (Note 3)

人体モデル	± 2kV
保存温度範囲	− 65 °C ~ + 150 °C

動作定格 (Note 1)

電源電圧 (VIN)	4.5V ~ 42V
接合部温度範囲	− 40 °C ~ + 125 °C

電気的特性

標準字体で記載されたリミット値は T_J = 25 °C の場合に限りです。太字で記載されたリミット値は − 40 °C ~ + 125 °C の接合部温度 (T_J) 範囲にわたって適用されます。最小リミット (Min) 値と最大リミット (Max) 値は、出荷テスト、設計、または統計的相関によって保証されます。代表値 (Typ) は T_A = T_J = 25 °C での最も標準的なパラメータ値を表しますが、参考として示す以外の目的はありません。特記のない限り、以下の規格は V_{IN} = 12V の場合に適用されます。

Symbol	Parameter	Conditions	Min (Note 5)	Typ (Note 4)	Max (Note 5)	Units
V _{FB}	Feedback Voltage	V _{IN} = 4.7V to 42V	1.266/1.259	1.285	1.304/1.311	V
I _Q	Quiescent Current	V _{FB} = 5V		3.4	6	mA
I _{STDBY}	Standby Quiescent Current	EN Pin = 0V		25	40	μA
I _{CL}	Current Limit		2.32	2.8	3.4	A
I _L	Output Leakage Current	V _{IN} = 42V, EN Pin = 0V, V _{SW} = 0V		0.2	2	μA
		V _{SW} = -1V		0.1	3	μA
R _{DS(ON)}	Switch On-Resistance			0.2	0.24/0.32	Ω
f _O	Oscillator Frequency		400	500	600	kHz
T _{OFFMIN}	Minimum Off-time		100	200	300	ns
T _{ONMIN}	Minimum On-time			100		ns
I _{BIAS}	Feedback Bias Current	V _{FB} = 1.3V		230		nA
V _{EN}	Enable Threshold Voltage	Falling	1.3	1.6	1.9	V
V _{ENHYST}	Enable Voltage Hysteresis			0.6		V
I _{EN}	Enable Input Current	EN Input = 0V		6		μA
F _{SYNC}	Maximum Synchronization Frequency	V _{SYNC} = 3.5V, 50% duty-cycle		1		MHz
V _{SYNC}	Synchronization Threshold Voltage			1.75		V
I _{SS}	Soft-Start Current		30	50	70	μA
T _{SD}	Thermal Shutdown Threshold			150		°C
θ _{JA}	Thermal Resistance	MR Package, Junction to ambient thermal resistance (Note 6)		60		°C/W

Note 1: 絶対最大定格とは、IC に破壊が発生したり、使用不能になったり、信頼性や性能が低下する可能性のあるリミット値を示します。これは、絶対最大定格において、または推奨動作条件に示されている動作条件を超える条件でこのデバイスが有効に機能することや品質が劣化しないことは意味していません。推奨動作定格とは、デバイスが正常に機能する条件を示しており、この範囲を超えて動作させることは避けてください。

Note 2: 「SW ~ GND 間」の絶対最大定格は DC 電圧に対して適用されます。連続印加される負電圧のリミット値 − 10V は、幅 50ns 以下のパルスに対して適用されます。

Note 3: ESD テストでは人体モデルが使用され、100pF のコンデンサから 1.5kΩ の抵抗を通じて各ピンに放電されます。


Note 4: 代表値は規定された条件における最も標準的な値を表すものであり、保証値ではありません。

Note 5: 25 °C 時の Min/Max 各リミット値は 100% テストされます。全温度範囲でのリミット値は、統計的品質管理 (SQC) 手法によって決められた補正データを加味して保証されます。これらのリミット値は、テキサス・インスツルメンツの平均出荷品質レベル (AOQL) の計算に使用されます。


Note 6: PSOP-8 露出パッド (MR) パッケージに対する θ_{JA} の値 (60 °C/W) は、パッケージが 1 平方インチ (約 6.45 平方センチ) の銅箔上に実装された場合に適用されます。θ_{JA} の値は、熱伝導に寄与するプリント基板の銅箔量に応じて、42 ~ 115 °C/W の範囲で変化します。

代表的な性能特性


特記のない限り次の条件が適用されます。 $V_{in} = 12V$ 、 $T_J = 25^\circ C$




Normalized Switching Frequency vs Temperature




Current Limit vs Temperature




Normalized $R_{DS(ON)}$ vs Temperature



Feedback Bias Current vs Temperature




Normalized Enable Threshold Voltage vs Temperature




代表的な性能特性 (つづき)

特記のない限り次の条件が適用されます。 $V_{in} = 12V$ 、 $T_J = 25^\circ C$


Standby Quiescent Current vs Input Voltage




Normalized Feedback Voltage vs Temperature




Normalized Feedback Voltage vs Input Voltage



Switching Frequency vs RT/SYNC Resistor



Soft-start Current vs Temperature



ブロック図




FIGURE 1. Simplified Block Diagram

動作の詳細な説明

LM22680は、周波数が一定の電圧モードPWMアーキテクチャを採用しています。また、入力電圧フィード・フォワードの採用により、入力電圧が変動しても安定したループ・ゲインを得られます。これにより、ループ補償回路は過渡特性を高めるために最適化されています。パワーMOSFETをダイオードと組み合わせると、約0VからVINまで振幅する矩形波がスイッチ・ピンで生成されます。この波形はインダクタと出力コンデンサによって平均化されてレギュレータの出力電圧になります。出力電圧は、波形のデューティ・サイクルを調整すると制御できます。エラー・アンプが出力電圧と内部リファレンス電圧を比較してデューティ・サイクルを調整し、出力を目標値にレギュレートします。

LM22680の機能ブロック図をFigure 1に示します。

高精度イネーブルとUVLO

高精度イネーブル入力 (EN) は、レギュレータの制御に使用されます。この高精度イネーブル機能により、他の電源から抵抗分圧回路により、多段電源回路のシーケンス制御を容易に行えます。このピンをグランドに接続するか、1.6V (typ) 未満の電圧にすると、レギュレータがオフになります。この状態で入力電源から流入する電流は、入力電圧が12Vの場合、25 μ A (typ) です。EN 入力は、約6 μ Aの電流源によってチップ内部でプルアップされています。したがって、このピンをフローティングのままにするか、2.2V (typ) を超える電圧にすると、レギュレータがオンになります。この入力のヒステリシスは、1.6V (typ) のスレッシュホールドから上に約0.6V (typ) です。イネーブル入力を駆動する場合は、電圧がこのピンの絶対最大定格の6Vを超えないようにしてください。

ENピンは内部でプルアップされていますが、この機能を使用しない場合は (ノイズが多い環境では特に)、入力をHighにしておくことを推奨します。これを最も簡単に行うには、VINとENピンの間に抵抗を接続します。ENピンに接続されている内蔵ツェナー・ダイオードは電圧が約6Vを上回ると導通するので、抵抗が必要になります。このツェナー・ダイオードへの電流は、100 μ A未満に制限してください。470k Ω の抵抗を使用すれば、42Vという高い入力電圧の場合でも、電流を安全な値に制限できます。入力電圧が低い場合には、もっと小さな値の抵抗を使用してもかまいません。

LM22680は、入力アンダーボルテージ・ロックアウト (UVLO) 機能も備えています。この機能は、内部回路にバイアスを適切に供給できるほど入力電圧が高くない場合に、レギュレータがオンになることを防ぎます。立ち上がりスレッシュホールドは4.3V (typ) で、立ち下がりスレッシュホールドは3.9V (typ) です。場合によっては、スレッシュホールドが低すぎて十分なシステム性能を得られないことがあります。解決策としては、EN入力を外部UVLOとして使用し、入力電圧が下限を下回った際に回路をディスエーブルにします。これはバッテリーの過放電や起動時における早期のターンオンを防ぐ目的でよく使用されます。また、入力電圧が最小電圧の4.5Vを下回るアプリケーションでは、アブノーマルなデバイス動作を防ぐ目的にも推奨します。Figure 2に、このUVLO方式を実装するための接続方法を示します。適切な抵抗値は次式で求められます。

$$R_{ENT} = R_{ENB} \cdot \left(\frac{V_{off}}{V_{EN}} - 1 \right)$$

$$V_{on} = V_{off} \cdot \left(\frac{V_{EN} + V_{ENHYST}}{V_{EN}} \right)$$

V_{off}はレギュレータがオフになる入力電圧で、V_{on}はレギュレータがオンになる電圧です。6 μ Aのプルアップ電流があるので、分圧抵抗の電流はこれよりもはるかに大きくする必要があります。R_{ENB}には、20k Ω の抵抗値が最初の選択肢として適切です。また、このピンの絶対最大定格を満たすために、ENピンとグランドの間にツェナー・ダイオードの追加が必要になる場合もあります。




FIGURE 2. External UVLO Connections

デューティ・サイクル制限

レギュレータでは、0から1の全範囲にわたってデューティ・サイクルを制御できることが理想的です。ただし、回路に固有の遅延が原因で、高い信頼性のもとで制御できる最大デューティ・サイクルと最小デューティ・サイクルには、制限が存在します。これは、LM22680で変換可能な最大/最小の入力電圧と出力電圧の制限につながっています。レギュレータでは、電流制限時にスイッチ電流を正確に測定する目的で最小オン時間が設けられています。また、ブートストラップ・コンデンサを再充電する目的で最小オフ時間も設けられています。特定の出力電圧における最大入力電圧は、次式で概算できます。

$$V_{in|max} \approx \frac{V_{out} + 0.4}{T_{on} \cdot F_{sw} \cdot 1.8}$$

F_{sw}はスイッチング周波数で、T_{ON}は最小オン時間です。いずれの値も「電気的特性」に記載されています。周波数調整機能を用いる場合、F_{sw}にはその値を使用します。公称値を使用してください。ワースト・ケースは、出力電圧が最小でスイッチング周波数が最大の場合です。ワースト・ケースの入力電圧を上回ると、レギュレータはサイクルをスキップし、スイッチング周波数が事実上減少します。結果として、出力電圧リップルが増加し、出力電圧の精度が低下します。

第2の制限となるのが、出力電圧がレギュレーション状態から「ドロップアウト」する直前の最大デューティ・サイクルです。ドロップアウト発生前の最小入力電圧は、次式で概算できます。

$$V_{in|min} \approx \frac{V_{out} + 0.4 + I_{out} \cdot R_L}{1 - T_{off} \cdot F_{sw} \cdot 1.8} + I_{out} \cdot R_{dson}$$

T_{OFF}とR_{DS(ON)}の値は、「電気的特性」に記載されています。ワースト・ケースは、スイッチング周波数と負荷電流が最大の場合です。この式のR_Lは、インダクタの直流抵抗を表しています。当然ながら、レギュレータへの最小入力電圧は、4.5V (typ) 以上でなければなりません。

電流制限

LM22680 は電流制限機能を備えており、出力で予期せぬ過負荷が発生した際にスイッチ電流が安全な値を超えることを防止します。ピーク電流制限値は、「電気的特性」の I_{CL} の項目に記載されています。電流制限への到達前に供給可能な最大負荷電流は、次式で求められます。

$$I_{out|_{max}} \approx I_{CL} - \frac{(V_{in} - V_{out})}{2 \cdot L \cdot F_{sw}} \cdot \frac{V_{out}}{V_{in}}$$

L はパワー・インダクタの値です。

LM22680 が電流制限状態に移行すると、出力電圧が低下し、ピーク・インダクタ電流が各サイクルの終了時に I_{CL} で固定されます。スイッチング周波数は一定に保たれたままデューティ・サイクルが減少します。負荷電流は一定に保たれず、過負荷の程度と出力電圧に依存します。

過負荷の程度がきわめて激しい場合（「短絡」時）、レギュレータは低周波数電流フォールドバック動作モードに移行します。周波数フォールドバックは、公称スイッチング周波数の約 1/5 です。最小オン時間の経過前に電流制限に達している場合、このモードが発動します。この動作モードは、過負荷時に出力電圧がきわめて低くなった時に発生するインダクタ電流の「暴走」を防ぐために使用されます。低周波数電流フォールドバックへの移行をもたらす出力電圧レベルは、次式で求められます。

$$V_x \leq V_{in} \cdot F_{sw} \cdot T_{on} \cdot 1.8$$

F_{sw} は通常のスイッチング周波数で、 V_{in} はアプリケーションの最大電圧です。過負荷によって出力電圧が V_x 以下になると、回路は電流フォールドバック・モードに移行します。アプリケーションで過負荷時に出力電圧が V_x 以下になる場合は、第 2 の基準も確認する必要があります。この動作モードにおいてダメージが発生しない最大入力電圧は、次式で求められます。

$$V_{in} \leq \frac{V_{sc} + 0.4}{T_{on} \cdot F_{sw} \cdot 0.36}$$

V_{sc} は過負荷時の出力電圧値で、 F_{sw} は通常のスイッチング周波数です。フォールドバック・モード時に入力電圧がこの値を上回ると、レギュレータやダイオードが破損する可能性があります。これらの式はインダクタで測定された電圧であることに注意してください。通常のトレース抵抗や配線抵抗により、インダクタの電圧は離れた場所の負荷の電圧より高くなります。したがって、負荷の端子間を 0V で短絡させた場合でも、インダクタでは一定の電圧が生じます。計算で V_x と V_{sc} に使用するのはこの値です。フォールドバック・モードから復帰するには、フォールドバックの開始に必要な値より大幅に低い値まで負荷を削減してください。この負荷「ヒステリシス」は、電圧レギュレータに関連したあらゆる種類の電流制限フォールドバックにとって標準的な特性です。

周波数外部同期機能を使用する場合、電流制限周波数フォールドバックが動作しないので、出力で低抵抗値での短絡が発生すると、システムが耐えられない可能性があります。

Figure 3 ～ Figure 5 に、さまざまなスイッチング周波数における短絡モード時の安全動作領域を示します。曲線の右下の動作点が安全動作領域を表しています。ただし、これらのグラフは、LM22680 を周波数外部同期モードで動作させる場合には適用されません。




FIGURE 3. SOA at 300 kHz




FIGURE 4. SOA at 500 kHz




FIGURE 5. SOA at 800 kHz

ソフトスタート

ソフトスタート機能により、レギュレータは安定動作の状態に緩やかに到達するため、起動時のストレスが軽減されます。内部ソフトスタート機能は、約 $500\mu\text{s}$ で出力電圧を立ち上げます。この時間は、SS ピンに接続された外付けコンデンサを利用して延長できます。 $100\text{nF} \sim 1\mu\text{F}$ の容量を推奨します。ソフトスタート時間は次式で概算できます。

$$T_{\text{SS}} \approx 26 \times 10^3 \cdot C_{\text{SS}}$$

回路のシャットダウン時や過熱状態の発生時は、常にソフトスタートがリセットされます。

スイッチング周波数の設定と同期

LM22680 は、RT/SYNC ピンの状態に応じて 3 種類のモードで動作します。RT/SYNC ピンをフローティングにしておくと、内部で 500kHz (typ) に設定された周波数でスイッチングが行われます。 $25\text{k}\Omega \sim 200\text{k}\Omega$ の抵抗を RT/SYNC ピンとグランドの間に接続すると、内部スイッチング周波数を $1\text{MHz} \sim 200\text{kHz}$ の範囲で調整できます。Figure 6 は、スイッチング周波数と RT/SYNC ピンに接続された外付け抵抗との代表的な関係の代表値を示したグラフです。このモードでのスイッチング周波数の精度は、内蔵発振器の精度よりわずかに低く、約 $\pm 25\%$ になる見込みです。また、外部クロックを RT/SYNC ピンに供給すると、レギュレータをシステム・クロックまたは別の LM22680 に同期できます。モードはレギュレータの起動時に設定されます。LM22680 をイネーブルにしたとき、または V_{IN} を印加した後、微弱なプルアップが RT/SYNC ピンに接続され、およそ $100\mu\text{s}$ 後にこのピンの電圧が約 0.8V のスレッシュホールドと比較されます。RT/SYNC ピンがオープンの場合は、このスレッシュホールドよりも高い電圧でフローティング状態となり、内部クロックで動作するモードに設定されます。周波数設定抵抗が存在する場合は、内部リファレンスによりピン電圧が 0.8V に保持され、その結果流れる電流によって、クロック周波数を抵抗値で設定できるモードに設定されます。外付け回路によって RT/SYNC ピンの電圧が 0.8V より大幅に高くなる場合や低くなる場合は、外部同期が可能なモードに設定されます。モードは、EN または入力電源により連続動作している間ラッチされます。

スイッチング周波数の選択は、複数の考慮事項の影響を受けます。例えば、スイッチング損失を削減したり、デューティ・サイクル制限を改善するには、低い周波数が適しています。一方、EMI 関連の問題を回避したり、外付け部品の外形寸法を抑えるには、高い周波数や特定の周波数が適しています。スイッチング周波数を 500kHz より大きくできるという柔軟性は、アプリケーションにとって重要な信号周波数帯域の外での動作に利用できます。ただし、 500kHz を超える周波数で動作させても、インダクタや出力コンデンサの値を大幅に低減することはできません。これは、内部ループ補償回路の設計によってこうした部品の値の範囲が制限されているからです。

周波数同期にも注意が必要です。第 1 に、外部クロック周波数は内部クロック周波数より高く、 1MHz より低くなければなりません。最大内部スイッチング周波数は、「電気的特性」に記載されています。周波数調整機能と同期機能は同時に使用できないことに注意してください。同期周波数は、常に内部クロック周波数より高くなければなりません。第 2 に、レギュレータを同期モードに移行させるには、起動時に High または Low の有効な電圧が RT/SYNC ピンに印加される必要があります (上記を参照)。また、同期パルスの振幅は、「電気的特性」に記載された V_{SYNC} レベルに適合している必要があります。レギュレータは外部クロックの立ち上がりエッジで同期を行います。通常動作中に外部クロックが失われると、レギュレータは 500kHz (typ) の内部クロック・モードに戻ります。

周波数同期機能を使用する場合、電流制限フォールドバックは動作しません。詳細は、「電流制限」を参照してください。




FIGURE 6. Switching Frequency vs RT/SYNC Resistor

自己同期

複数の LM22680 レギュレータで同じスイッチング周波数を共有し、互いに同期させる動作も可能です。この機能を使用するには、MOSFET を介して各デバイスの RT/SYNC ピンを互いに接続し、さらに $1\text{k}\Omega$ の抵抗を介して各ピンをグランドに接続します。Figure 7 にこの接続を示します。MOSFET のゲートは、最高の出力電圧のレギュレータに接続してください。また、両方のレギュレータを適切に初期化できるように、それぞれの EN ピンを共通のシステム・イネーブルに接続してください。動作は次のようになります。レギュレータをイネーブルにすると、出力が Low になり、MOSFET がオフになります。 $1\text{k}\Omega$ 抵抗によって RT/SYNC ピンが Low になり、その結果、同期モードがイネーブルになります。 $1\text{k}\Omega$ 抵抗は十分に小さいので、周波数調整モードをアクティブにすることなく、RT/SYNC ピンを Low にできます。いずれかのレギュレータの出力電圧が MOSFET をオンにできる電圧になると、2 つの RT/SYNC ピンが相互に接続され、レギュレータが同期モードで動作します。2 つのレギュレータは同じ周波数のクロックで駆動されますが、速い方の内蔵発振器を持ったレギュレータの最小オフ時間によって、位相が若干ずれます。この若干の位相のずれが、レギュレータの入力コンデンサに対するストレスを緩和します。MOSFET が完全な導通状態となるように、ゲート・スレッシュホールド電圧が低い MOSFET を選択することが重要です。また、電極間容量の少ない MOSFET が必要です。 $2\text{N}7002$ が適切な選択肢です。




FIGURE 7. Self Synchronizing Setup

ブートストラップ電源

LM22680 は、パワー MOSFET の制御用にフローティング・ハイサイド・ゲート・ドライバを備えています。このドライバの電源は、BOOT ピンと SW ピンの間に接続された外付けブートストラップ・コンデンサです。短くて幅の広い PCB 配線パターンを介して、特性の良い 10nF セラミック・コンデンサをこれらのピンに接続してください。レギュレータで最小オフ時間が設けられている理由の 1 つは、スイッチング・サイクルごとにブートストラップ・コンデンサを確実に再充電できるようにするためです。ブートストラップ・コンデンサをフルに再充電するための最小オフ時間を確保するには、約 5mA 以上の負荷電流が必要です。出力分圧抵抗を使用する場合は、必要な負荷電流の一部をその抵抗によってまかなうことができます。

熱保護回路

LM22680 には、最大接合部温度を超えた場合に IC を保護するサーマル・シャットダウン回路が内蔵されています。サーマル・シャットダウン回路は約 150 °C で作動し、温度が約 135 °C を下回るまで、レギュレータはシャットダウン状態を維持します。

内部ループ補償回路

LM22680 は、さまざまなパワー段の外付け部品に対して安定したレギュレータ特性が得られるループ補償回路を内蔵しています。

独自のパワー段(インダクタと出力コンデンサ)を設計する際は、安定性を確保するために注意を要する場合があります。www.ti.com より利用できる WEBENCH® オンライン回路設計支援ツールにより、LM22680 の安定性を検証できます。オンラインの製品カタログから手軽に扱えるスプレッドシートをダウンロードできます。

レギュレータ・ループの完全な伝達関数は、補償回路とパワー段の伝達関数を組み合わせることで得られます。Figure 8 に示すように、LM22680 はタイプⅢループ補償回路を内蔵しています。これは、FB ピンから PWM モジュレータの入力までの直線近似関数に相当します。パワー段の伝達関数は、DC ゲインと、インダクタや出力コンデンサによって作成される 2 次ポールで構成されます。LM22680 では入力電圧フィードフォワードが採用されているので、パワー段の DC ゲインは 20dB に固定されています。2 次ポールは、共振周波数と Q 値によって決まります。最初の設計では、インダクタンスと出力容量の積が次式を満たすようにします。

$$L \cdot C_{out} \approx 1.1 \times 10^{-9}$$

または、次式で求められるように、このポールを 1.5kHz と 15kHz の間に配置します。

$$F_o = \frac{1}{2\pi \cdot \sqrt{L \cdot C_{out}}}$$

Q 値はパワー段部品の寄生抵抗に依存するため、通常は設計者が制御できるものではありません。当然のことながら、ループ補償回路がパワー段部品を選定する際の唯一の考慮事項になります。詳細は、「アプリケーション情報」を参照してください。




FIGURE 8. Compensator Gain

通常、手計算やシミュレーションは適切なパワー段部品の選定にしか使えません。優れた設計を行うには、負荷 / 入力変動テストによってアプリケーションの安定性を検証する必要があります。また、ボード線図を用いて安定性のマージンを決定してください。アプリケーション・ノート AN-1889 では、オシロスコープとファンクション・ジェネレータだけで行えるループ伝達関数の測定方法について説明しています。

アプリケーション情報 (つづき)

高周波バイパス・コンデンサを LM22680 のできる限り近くに配置することを推奨します。この小型パッケージ・サイズの低 ESR セラミック・コンデンサは、できる限り短い PCB 配線パターンで VIN ピンと GND ピンに直接接続してください。0.47 μ F $\sim$ 1 μ F の容量が適切です。このコンデンサは、高感度の内部回路に低インピーダンス電源を供給するのに役立ちます。また、EMI の増加につながる入力電源での高速ノイズ・スパイクを抑制できます。

出力コンデンサ

出力コンデンサの役割は、出力電圧のフィルタリングと変動時における負荷電流の供給です。コンデンサは出力リップルやトランジェント特性に関するアプリケーション要求を考慮して選定します。セラミック・コンデンサと低 ESR の SPTM または POSCAPTM コンデンサを並列接続して使用すれば、最良のパフォーマンスを実現できます。セラミック・コンデンサなどの ESR がきわめて小さいコンデンサが出力リップルとノイズ・スパイクを抑制する一方、大容量の電解またはポリマー・コンデンサは変動時に負荷電流を供給するバルク容量として機能します。ESR がきわめて小さいと仮定した場合、出力電圧リップルは次式で概算できます。

$$V_{ro} \approx \frac{(V_{in} - V_{out}) \cdot V_{out}}{8 \cdot V_{in}} \cdot \frac{1}{F_{sw}^2 \cdot L \cdot C_{out}}$$

通常、出力コンデンサの総容量値には 100 μ F 以上を推奨します。

V_{out} が 3.3V 未満のアプリケーションでは、低 ESR の出力コンデンサを選定することが重要です。入力電圧が動作電圧範囲以下に低下する際に、出力電圧に発生するオーバーシュートを抑制するためです。

スイッチング周波数を 500kHz よりも高く設定すると、安定性の要件から容量値が比例して小さくならない場合があります。内部補償回路がスイッチング周波数 500kHz で動作する回路に対して最適化されているためです。詳細は、「内部ループ補償回路」を参照してください。

ブートストラップ・コンデンサ

BOOT ピンと SW ピンの間に接続されたブートストラップ・コンデンサは、ゲート電流を供給して N チャネル MOSFET をターンオンします。このコンデンサの推奨値は 10nF で、特性が良く ESR が小さいセラミック・コンデンサを使用してください。

内蔵パワー MOSFET のターンオンを緩やかにして EMI を低減したほうが望ましい場合もあります。これは、 C_{boot} コンデンサと直列に小さな抵抗を接続すれば可能になります。10 Ω $\sim$ 50 Ω の抵抗を使用できます。この方法ではスイッチング損失が増えて効率が低下するので、どうしても必要な場合のみ使用してください。

出力分圧抵抗の選択

出力電圧が V_{FB} (1.285V typ) を超える場合は、Figure 10 に示すように、出力と FB ピンの間に分圧抵抗を接続します。この分圧抵抗の抵抗値は次式で求められます。

$$R_{FBT} = \left[\frac{V_{out}}{1.285} - 1 \right] \cdot R_{FBB}$$

R_{FBB} の推奨値は 1k Ω です。この値であれば、必要な最小負荷電流の一部を供給しながら、ノイズ感度を下げられます。 R_{FBT} のハイサイドは、リモート・センシング用に出力コンデンサまたは負荷に直接接続する必要があります。分圧抵抗を負荷に接続する場合は、その場所にローカル高周波バイパスを設けてください。




FIGURE 10. Output Voltage Divider

出力電圧を高精度に保つには、 R_{FBB} と R_{FBT} の合計を 10k Ω 以下にすることを推奨します。ハイ・インピーダンス入力で、ノイズを拾いやすいため、出力分圧抵抗を LM22680 の FB ピンのできるだけ近くに配置します。

パワー・ダイオード

すべての LM22680 アプリケーションにはショットキ・タイプのパワー・ダイオードが必要です。超高速整流ダイオードは推奨しません。過渡的なリバース・リカバリ電流によって IC に損傷を与える可能性があります。LM22680 を使用することが多い高入力電圧、低出力電圧のアプリケーションでは、ショットキ・ダイオードの特性として、ほぼ理想的なリバース・リカバリ特性と順方向電圧降下の低さが特に重要になります。ダイオードの逆方向降伏電圧定格は、最大 V_{IN} にある程度のマージンを加えた値として選択します。経験則として、最大入力電圧の 1.3 倍の逆耐圧定格を持つダイオードを選択するとよいでしょう。

平均電流定格がアプリケーションの最大負荷電流以上のダイオードを選択してください。

回路基板レイアウト

スイッチング電源を適切に動作させるには、基板レイアウトが非常に重要です。第 1 に、放熱の目的を果たすのに十分な広さのグラウンド・プレーン領域がなければなりません。第 2 に、スイッチング・ノイズの影響を低減するために適切な指針に沿ってパターンを設計する必要があります。スイッチ・モード・コンバータは、きわめて高速なスイッチング・デバイスです。このようなケースでは、入力電流の急激な増加と配線の寄生インダクタンスが相まって、不要な $L di/dt$ ノイズ・スパイクが発生します。このノイズの大きさは出力電流が増加するにつれて大きくなる傾向があります。ノイズは不要な電磁干渉 (EMI) を招く場合があります。デバイス性能にも問題が生じる恐れがあります。したがって、このスイッチング・ノイズの影響を最小限に抑えるための注意が必要です。

最も重要なレイアウト・ルールは AC 電流のループをできるだけ小さくすることです。Figure 11 に降圧型コンバータの電流の流れを示します。一番上の図には、FET スイッチがオン状態の時に流れる電流を点線で示しています。中央の図には、FET スイッチがオフ状態の時に流れる電流を示しています。

回路基板レイアウト (つづき)

一番下の図は AC 電流と見なされる電流です。この AC 電流は、非常に短時間で変化するため、最も重要です。最後の回路図の点線で示した部分が、配線パターンをできる限り短く、かつ広くすべき経路になります。この部分を短くすれば、ループが囲む面積も小さくなり、ループ・インダクタンスを低減できます。レイアウトによって機能上の問題が発生しないように、PCB のレイアウト例を十分に検討してください。LM22680、バイパス・コンデンサ、ショットキ・ダイオード、 R_{FBB} 、 R_{FBT} 、インダクタをレイアウト例に示したように配置すると、最良の結果が得られます。このレイアウト例では、R1 は R_{FBB} 、R2 は R_{FBT} を表しています。また、放熱を助け、ボード上の配線パターンによる寄生インダクタンスを低減するために、 $70\mu\text{m}$ 以上の厚みがある銅箔の基板を使用することを推奨します。詳細については、アプリケーション・ノート AN-1229 を参照してください。




FIGURE 11. Current Flow in a Buck Application

熱に関する考慮事項

消費電力が最も大きい部品は、パワー・ダイオードと LM22680 レギュレータに内蔵されたパワー MOSFET です。LM22680 内部で消費される電力を簡単に求めるには、総変換損失を測定し、その値からダイオードとインダクタによる電力損失を減算します。総変換損失とは、入力電力と出力電力の差です。パワー・ダイオードによる損失は次式で近似できます。

$$P_D = I_{out} \cdot V_D \cdot \left[1 - \frac{V_{out}}{V_{in}} \right]$$


V_D はダイオード電圧降下です。インダクタの電力は次式で近似できます。

$$P_L = I_{out}^2 \cdot R_L \cdot 1.1$$

R_L はインダクタの DC 抵抗値、係数 1.1 は AC 損失を近似するための項です。

レギュレータは大きな許容損失を確保できるように放熱用露出パッドを備えています。デバイス下面にグランド・プレーンに接続する複数のビアを設けるとレギュレータの接合部温度を大幅に下げることが得られます。ダイオードで大きな許容損失を確保するにはダイオードも露出パッドが付いた品種を選択します。レギュレータの消費電力に最も大きな影響を与えるパラメータは、出力電流、入力電圧、動作周波数です。最大出力電流かつ最大入力電圧付近で動作した場合の消費電力はかなり高い値となります。LM22680 の接合部から周囲への熱抵抗はアプリケーションによって異なります。大きな影響を与える要因は、PC 基板の銅箔面積、IC 露出パッド下のビア数、および強制空冷の風量です。PC 基板の表面または裏面に大型の連続するグランド・プレーンを配置すると、最も効果的な放熱が可能です。IC 露出パッドと PC 基板とのハンダ付け品質は重要です。過度のハンダ・ボイドが存在すると放熱能力が大きく低下します。LM22680 PSOP-8 パッケージの接合部一周間の熱抵抗は、「電気的特性」に規定されています。詳細については、アプリケーション・ノート AN-2020 を参照してください。

PCB レイアウト例








FIGURE 12. Inverting Regulator Application


外形寸法図 特記のない限り inches (millimeters)



CONTROLLING DIMENSION IS INCH
VALUES IN [] ARE MILLIMETERS
DIMENSIONS IN () FOR REFERENCE ONLY



RECOMMENDED LAND PATTERN



MRA08B (Rev B)

8-Lead Plastic PSOP-8 Package
TI Package Number MRA08B

すべて商標および登録商標は、それぞれの所有者に帰属します。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI) が英文から和文へ翻訳して作成したものです。資料によっては正規英語版資料の更新に対応していないものがあります。日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。



PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LM22680MR-ADJ/NOPB	ACTIVE	SO PowerPAD	DDA	8	95	RoHS & Green	SN	Level-3-260C-168 HR	-40 to 125	L22680 -ADJ	Samples
LM22680MRE-ADJ/NOPB	ACTIVE	SO PowerPAD	DDA	8	250	RoHS & Green	SN	Level-3-260C-168 HR	-40 to 125	L22680 -ADJ	Samples
LM22680MRX-ADJ/NOPB	ACTIVE	SO PowerPAD	DDA	8	2500	RoHS & Green	SN	Level-3-260C-168 HR	-40 to 125	L22680 -ADJ	Samples
LM22680QMR-ADJ/NOPB	ACTIVE	SO PowerPAD	DDA	8	95	RoHS & Green	SN	Level-3-260C-168 HR	-40 to 125	L22680 Q-ADJ	Samples
LM22680QMRE-ADJ/NOPB	ACTIVE	SO PowerPAD	DDA	8	250	RoHS & Green	SN	Level-3-260C-168 HR	-40 to 125	L22680 Q-ADJ	Samples
LM22680QMRX-ADJ/NOPB	ACTIVE	SO PowerPAD	DDA	8	2500	RoHS & Green	SN	Level-3-260C-168 HR	-40 to 125	L22680 Q-ADJ	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

⁽⁶⁾ Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM22680MRE-ADJ/NOPB	SO PowerPAD	DDA	8	250	178.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LM22680MRX-ADJ/NOPB	SO PowerPAD	DDA	8	2500	330.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LM22680QMRE-ADJ/NOPB	SO PowerPAD	DDA	8	250	178.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1
LM22680QMRX-ADJ/NOPB	SO PowerPAD	DDA	8	2500	330.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM22680MRE-ADJ/NOPB	SO PowerPAD	DDA	8	250	208.0	191.0	35.0
LM22680MRX-ADJ/NOPB	SO PowerPAD	DDA	8	2500	356.0	356.0	35.0
LM22680QMRE-ADJ/NOPB	SO PowerPAD	DDA	8	250	208.0	191.0	35.0
LM22680QMRX-ADJ/NOPB	SO PowerPAD	DDA	8	2500	356.0	356.0	35.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
LM22680MR-ADJ/NOPB	DDA	HSOIC	8	95	495	8	4064	3.05
LM22680QMR-ADJ/NOPB	DDA	HSOIC	8	95	495	8	4064	3.05


DDA0008B



PACKAGE OUTLINE

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



4214849/A 08/2016

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MS-012.

EXAMPLE BOARD LAYOUT


DDA0008B

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
PADS 1-8

4214849/A 08/2016

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DDA0008B

PowerPAD™ SOIC - 1.7 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
EXPOSED PAD
100% PRINTED SOLDER COVERAGE BY AREA
SCALE:10X

STENCIL THICKNESS	SOLDER STENCIL OPENING
0.1	3.03 X 3.80
0.125	2.71 X 3.40 (SHOWN)
0.150	2.47 X 3.10
0.175	2.29 X 2.87

4214849/A 08/2016

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](https://www.ti.com) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2022, Texas Instruments Incorporated