

LM337L 可変型3端子レギュレータ

1 特長

- 可変出力電圧: 最小1.2V
- 100mAの出力電流を保証
- ライン・レギュレーション: 標準値0.01%/V
- ロード・レギュレーション: 標準値0.1%
- 温度に対して一定の電流制限
- 多種類の電圧をそろえずに済む
- 標準的な3端子トランジスタ・パッケージ
- 80dBのリプル除去
- 出力の短絡保護

2 アプリケーション

- 産業用電源
- ファクトリ・オートメーション・システム
- ビル・オートメーション・システム
- PLCシステム
- 計測機器
- IGBTドライブの負のゲート電源
- ネットワーキング
- セットトップ・ボックス

3 概要

LM337Lは可変の3ピン負電圧レギュレータであり、-1.2V ~ -37Vの出力範囲で100mAを供給できます。

LM337Lは簡単に使用でき、2つの外付け抵抗だけで出力電圧を設定できます。ライン・レギュレーションとロード・レギュレーションのいずれも、標準的な固定レギュレータより優れています。LM337Lは標準の使いやすいTO-92トランジスタ・パッケージに搭載されています。

固定レギュレータよりも高い性能に加えて、完全な過負荷保護を備えています。電流制限、熱過負荷保護、安全領域保護も内蔵されています。すべての過負荷保護回路は、調整ピンが接続されていない場合でも、常に完全な機能で動作します。

通常は、単一の1 μ F固形タンタル出力コンデンサだけで動作しますが、デバイスが入力フィルタ・コンデンサから6インチ以上離れて配置される場合は入力バイパスが必要です。過渡応答を改善するため、より大容量の出力コンデンサを追加することもできます。調整ピンをバイパスして、非常に高いリプル除去率を実現することもできます。これは、標準的な3端子レギュレータでは実現困難です。

LM337Lは、固定レギュレータの置き換え以外にも、多様な用途に利用できます。レギュレータはフローティング状態で、入力から出力への差動電圧のみを監視するため、入力から出力への差分の最大値を超過しない限り、数百ボルトの電源でもレギュレート可能です。

LM337Lは、単純な可変のスイッチング・レギュレータ、またはプログラム可能な出力レギュレータとして使用でき、さらに調整と出力との間に固定抵抗を接続することで、高精度の電流レギュレータとしても使用できます。調整ピンをグランドに固定すると、電子的なシャットダウン機能を持つ電源を作成でき、この場合は出力が1.2Vにプログラムされるため、ほとんどの負荷がわずかな電流しか消費しません。

LM337Lは標準のTO-92トランジスタ・パッケージ、および標準のSO-8表面実装パッケージで供給されます。

LM337Lは、-25°C ~ 125°Cでの動作が規定されています。


0.5Aおよび1.5Aを超える出力電流を必要とするアプリケーションでは、LM137シリーズの方が適切な可能性があります。正電圧を補完するために、LM117およびLM317Lを選択できます。

製品情報(1)

型番	パッケージ	本体サイズ(公称)
LM337L	SOIC (8)	3.91mmx4.90mm
	TO-92 (3)	4.30mmx4.30mm

(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。


1.2V~25Vの可変レギュレータ



Copyright © 2016, Texas Instruments Incorporated

LM337Lの利用可能なパッケージ

Pin 1. Output
2. Adjustment
3. Input



目次

1	特長	1	7.4	Device Functional Modes	6
2	アプリケーション	1	8	Application and Implementation	8
3	概要	1	8.1	Application Information	8
4	改訂履歴	2	8.2	Typical Applications	8
5	Pin Configuration and Functions	3	9	Power Supply Recommendations	10
6	Specifications	3	10	Layout	10
6.1	Absolute Maximum Ratings	3	10.1	Layout Guidelines	10
6.2	ESD Ratings	3	10.2	Layout Example	10
6.3	Recommended Operating Conditions	3	11	デバイスおよびドキュメントのサポート	11
6.4	Thermal Information	4	11.1	ドキュメントのサポート	11
6.5	Electrical Characteristics	4	11.2	ドキュメントの更新通知を受け取る方法	11
6.6	Typical Characteristics	5	11.3	コミュニティ・リソース	11
7	Detailed Description	6	11.4	商標	11
7.1	Overview	6	11.5	静電気放電に関する注意事項	11
7.2	Functional Block Diagram	6	11.6	用語集	11
7.3	Feature Description	6	12	メカニカル、パッケージ、および注文情報	11

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Revision D (May 2013) から Revision E に変更

Page


• 「アプリケーション」セクション、「製品情報」表、「ピン構成および機能」セクション、「ESD定格」表、「推奨動作条件」表、「一般的な特性」セクション、「詳細説明」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクション追加	1
• データシート全体でDSBGAパッケージへの言及を削除	1
• Deleted soldering information rows from Absolute Maximum Ratings table	3
• Added <i>Thermal Information</i> table	4
• Changed $R_{\theta JA}$ values for D (SOIC) package From: 180 To: 111.3 and for LP (TO-92) package From: 160 To: 156.9	4

Revision C (May 2013) から Revision D に変更

Page

• ナショナル・セミコンダクターのデータシートのレイアウトをTIフォーマットに変更	1
---	---

5 Pin Configuration and Functions



Pin Functions

NAME	PIN		I/O	DESCRIPTION
	TO-92	SOIC		
ADJ	1	4	—	Adjust pin
NC	—	5, 8	—	No connection
VIN	3	2, 3, 6, 7	Input	Input voltage pin for the regulator
VOUT	2	1	Output	Output voltage pin for the regulator

6 Specifications

6.1 Absolute Maximum Ratings

See ⁽¹⁾⁽²⁾

	MIN	MAX	UNIT
Input-output voltage differential		40	V
Power dissipation	Internally Limited		
Storage temperature, T_{stg}	-55	150	°C

- (1) Stresses beyond those listed under *Absolute Maximum Ratings* may cause permanent damage to the device. These are stress ratings only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under *Recommended Operating Conditions*. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) If Military/Aerospace specified devices are required, please contact the Texas Instruments Sales Office/Distributors for availability and specifications.

6.2 ESD Ratings

$V_{(ESD)}$	Electrostatic discharge	Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001 ⁽¹⁾⁽²⁾	VALUE	UNIT
			±1500	V

- (1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process. Pins listed as ±1500 V may actually have higher performance.
- (2) Human-body model, 1.5k Ω in series with 100 pF.

6.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)

	MIN	MAX	UNIT
Operating junction temperature	-25	125	°C

6.4 Thermal Information

THERMAL METRIC ⁽¹⁾		LM337L		UNIT
		D (SOIC)	LP (TO-92)	
		8 PINS	3 PINS	
$R_{\theta JA}$	Junction-to-ambient thermal resistance	111.3	156.9	°C/W
$R_{\theta JC(top)}$	Junction-to-case (top) thermal resistance	56.1	80.2	°C/W
$R_{\theta JB}$	Junction-to-board thermal resistance	51.9	—	°C/W
ψ_{JT}	Junction-to-top characterization parameter	10.6	24.7	°C/W
ψ_{JB}	Junction-to-board characterization parameter	51.3	136.2	°C/W





(1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC Package Thermal Metrics](#) application report.

6.5 Electrical Characteristics⁽¹⁾

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Line regulation ⁽²⁾	$T_A = 25^\circ\text{C}$, $3\text{ V} \leq V_{IN} - V_{OUT} \leq 40\text{ V}$		0.01	0.04	%/V
Load regulation ⁽²⁾	$T_A = 25^\circ\text{C}$, $5\text{ mA} \leq I_{OUT} \leq I_{MAX}$		0.1%	0.5%	
Thermal regulation	$T_A = 25^\circ\text{C}$, 10-ms Pulse		0.04	0.2	%/W
Adjustment pin current			50	100	μA
Adjustment pin current change	$5\text{ mA} \leq I_L \leq 100\text{ mA}$, $3\text{ V} \leq V_{IN} - V_{OUT} \leq 40\text{ V}$		0.2	5	μA
Reference voltage	$3\text{ V} \leq V_{IN} - V_{OUT} \leq 40\text{ V}$, $10\text{ mA} \leq I_{OUT} \leq 100\text{ mA}$, $P \leq 625\text{ mW}$	1.2	1.25	1.3	V
Line regulation ⁽²⁾	$3\text{ V} \leq V_{IN} - V_{OUT} \leq 40\text{ V}$		0.02	0.07	%/V
Load regulation ⁽²⁾	$5\text{ mA} \leq I_{OUT} \leq 100\text{ mA}$		0.3%	1.5%	
Temperature stability	$T_{MIN} \leq T_J \leq T_{MAX}$		0.65%		
Minimum load current	$ V_{IN} - V_{OUT} \leq 40\text{ V}$		3.5	5	mA
	$3\text{ V} \leq V_{IN} - V_{OUT} \leq 15\text{ V}$		2.2	3.5	mA
Current limit	$3\text{ V} \leq V_{IN} - V_{OUT} \leq 13\text{ V}$	100	200	320	mA
	$ V_{IN} - V_{OUT} = 40\text{ V}$	25	50	120	mA
RMS output noise, % of V_{OUT}	$T_A = 25^\circ\text{C}$, $10\text{ Hz} \leq f \leq 10\text{ kHz}$		0.003%		
Ripple rejection ratio	$V_{OUT} = -10\text{ V}$, $F = 120\text{ Hz}$, $C_{ADJ} = 0$		65		dB
	$C_{ADJ} = 10\ \mu\text{F}$	66	80		dB
Long-term stability	$T_A = 125^\circ\text{C}$		0.3%	1%	

- (1) Unless otherwise specified, these specifications apply $-25^\circ\text{C} \leq T_J \leq 125^\circ\text{C}$ for the LM337L; $|V_{IN} - V_{OUT}| = 5\text{ V}$ and $I_{OUT} = 40\text{ mA}$. Although power dissipation is internally limited, these specifications are applicable for power dissipations up to 625 mW. I_{MAX} is 100 mA.
- (2) Regulation is measured at constant junction temperature, using pulse testing with a low duty cycle. Changes in output voltage due to heating effects are covered under the specification for thermal regulation.

6.6 Typical Characteristics




7 Detailed Description

7.1 Overview

The LM337L devices are adjustable 3-terminal negative-voltage regulators capable of supplying 100 mA over an output voltage range of -1.2 V to -37 V . They are exceptionally easy to use, requiring only two external resistors to set the output voltage and one output capacitor for frequency compensation. In addition, LM337L offers full overload protection. Included on the chip are current limit, thermal overload protection and safe area protection. All overload protection circuitry remains fully functional even if the adjustment terminal is disconnected. The LMx37 devices serve a wide variety of applications, including local on-card regulation, programmable output-voltage regulation, and precision current regulation.

7.2 Functional Block Diagram



Copyright © 2016, Texas Instruments Incorporated

7.3 Feature Description

7.3.1 Output Voltage Adjustment


The Adjustment (ADJ) pin serves as a voltage adjustment reference for the output. The ADJ pin can be attached to a resistor divider circuit to adjust the output voltage level. The reference voltage V_{ADJ} will typically be 1.25 V higher than V_O .

7.4 Device Functional Modes

7.4.1 Protection Diodes

When external capacitors are used with any IC regulator, it is sometimes necessary to add protection diodes to prevent the capacitors from discharging through low current points into the regulator. Most $10\text{-}\mu\text{F}$ capacitors have low enough internal series resistance to deliver 20-A spikes when shorted. Although the surge is short, there is enough energy to damage parts of the IC. When an output capacitor is connected to a negative output regulator and the input is shorted, the output capacitor pulls current out of the output of the regulator. The current depends on the value of the capacitor, the output voltage of the regulator, and the rate at which V_{IN} is shorted to ground. The bypass capacitor on the adjustment terminal can discharge through a low current junction. Discharge occurs when either the input, or the output, is shorted. Figure 15 shows the placement of the protection diodes.

Device Functional Modes (continued)



When C_L is larger than $20 \mu\text{F}$, D_1 protects the LM337L in case the input supply is shorted.

When C_2 is larger than $10 \mu\text{F}$ and $-V_{OUT}$ is larger than -25V , D_2 protects the LM337L in case the output is shorted.

Figure 5. Regulator With Protection Diodes

8 Application and Implementation

NOTE


Information in the following applications sections is not part of the TI component specification, and TI does not warrant its accuracy or completeness. TI's customers are responsible for determining suitability of components for their purposes. Customers should validate and test their design implementation to confirm system functionality.

8.1 Application Information

The LM337L is a negative output linear regulator with high accuracy and a wide temperature range. An output capacitor can be added to further improve transient response, and the ADJ pin can be bypassed to achieve very high ripple-rejection ratios. The device's functionality can be utilized in many different applications that require negative voltage supplies, such as bipolar amplifiers, operational amplifiers, and constant current regulators.

8.2 Typical Applications

8.2.1 1.2-V to 25-V Adjustable Regulator



Copyright © 2016, Texas Instruments Incorporated

Full output current not available at high input-output voltages

†C1 = 1-μF solid tantalum or 10-μF aluminum electrolytic required for stability

*C2 = 1-μF solid tantalum is required only if regulator is more than 4" from power supply filter capacitor

Figure 6. 1.2-V to 25-V Adjustable Regulator Diagram

8.2.1.1 Design Requirements

The device component count is very minimal, employing two resistors as part of a voltage divider circuit and an output capacitor for load regulation. An input capacitor is needed if the device is more than 4 in. from the filter capacitors.

8.2.1.2 Detailed Design Procedure

The output voltage is set based on the selection of the two resistors (R1 and R2) as shown in [Equation 1](#).

$$-V_{\text{OUT}} = -1.25 \text{ V} \left(1 + \frac{R2}{240 \Omega} \right) \quad (1)$$

Typical Applications (continued)

8.2.1.3 Application Curve





Figure 7. Dropout Voltage across Load Current at 25°C ($\Delta V_{out} < 100\text{ mV}$)

8.2.2 Regulator With Trimmable Output Voltage



Copyright © 2016, Texas Instruments Incorporated

Figure 8. Regulator with Trimmable Output Voltage Diagram

8.2.2.1 Design Requirements

This design uses five resistors with two being used for a voltage divider circuit and the other three used for trimming the output voltage. The benefit is lower cost as compared to using a trim pot. An output capacitor is needed to improve load regulation.

8.2.2.2 Detailed Design Procedure

This design will trim the output voltage to within 1% of -22 V . The parallel combination of R1, R3, R4 and R5 serve as the bottom resistance and R2 as the top resistance in the voltage divider that sets the output voltage.

Trim Procedure:

- If V_{OUT} is -23.08 V or larger, do not use R3, otherwise leave it in.
- Then if V_{OUT} is -22.47 V or bigger, do not use R4, otherwise leave it in.
- Then if V_{OUT} is -22.16 V or bigger, do not use R5, otherwise leave it in.

This will trim the output to well within 1% of -22 V_{DC} , without any of the expense or trouble of a trim pot (see LB-46). This technique can be used at any output voltage level.

9 Power Supply Recommendations

The input supply to the LM337L must be kept at a voltage level such that its maximum input to output differential voltage rating is not exceeded. The minimum dropout voltage must also be met with extra headroom when possible to keep the LM337L in regulation. TI recommends an input capacitor, especially when the input pin is placed more than 4 in. away from the power-supply filter capacitor.

10 Layout

10.1 Layout Guidelines

Some layout guidelines must be followed to ensure proper regulation of the output voltage with minimum noise. Traces carrying the load current must be wide to reduce the amount of parasitic trace inductance and the feedback loop from VOUT to ADJ must be kept as short as possible. To improve PSRR, a bypass capacitor can be placed at the ADJ pin and must be placed as close as possible to the IC. In cases when VIN shorts to ground, an external diode must be placed from VIN to VOUT to divert the surge current into the output capacitor and protect the IC. Similarly, in cases when a large bypass capacitor is placed at the ADJ pin and VOUT shorts to ground, an external diode must be placed from VOUT to ADJ to provide a path for the bypass capacitor to discharge. These diodes must be placed close to the corresponding IC pins to increase their effectiveness.

10.2 Layout Example




Figure 9. LM337L Layout Example

11 デバイスおよびドキュメントのサポート

11.1 ドキュメントのサポート

11.1.1 関連資料

関連資料については、以下を参照してください。

- 『LM317L-N 3端子の可変レギュレータ』(SNOSBW2)
- 『LM117, LM317-N 広い温度範囲に対応した3ピン可変レギュレータ』(SNVS774)
- 『LM317L-N 3端子の可変レギュレータ』(SNVS775)

11.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

11.3 コミュニティ・リソース

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

TI E2E™オンライン・コミュニティ *TIのE2E (Engineer-to-Engineer)* コミュニティ。エンジニア間の共同作業を促進するために開設されたものです。e2e.ti.comでは、他のエンジニアに質問し、知識を共有し、アイデアを検討して、問題解決に役立てることができます。

設計サポート *TIの設計サポート* 役に立つE2Eフォーラムや、設計サポート・ツールをすばやく見つけることができます。技術サポート用の連絡先情報も参照できます。

11.4 商標

E2E is a trademark of Texas Instruments.

All other trademarks are the property of their respective owners.

11.5 静電気放電に関する注意事項



すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

11.6 用語集

SLYZ022 — *TI用語集*.

この用語集には、用語や略語の一覧および定義が記載されています。

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、そのデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
LM337LM/NOPB	ACTIVE	SOIC	D	8	95	RoHS & Green	SN	Level-1-260C-UNLIM	-25 to 100	LM337 LM	Samples
LM337LMX/NOPB	ACTIVE	SOIC	D	8	2500	RoHS & Green	SN	Level-1-260C-UNLIM	-25 to 100	LM337 LM	Samples
LM337LZ/LFT3	LIFEBUY	TO-92	LP	3	2000	RoHS & Green	SN	N / A for Pkg Type		LM337 LZ	
LM337LZ/NOPB	LIFEBUY	TO-92	LP	3	1800	RoHS & Green	SN	N / A for Pkg Type	-25 to 100	LM337 LZ	

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSELETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.



(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and


continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LM337LMX/NOPB	SOIC	D	8	2500	330.0	12.4	6.5	5.4	2.0	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LM337LMX/NOPB	SOIC	D	8	2500	367.0	367.0	35.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
LM337LM/NOPB	D	SOIC	8	95	495	8	4064	3.05




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:


- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

LP 3

TO-92 - 5.34 mm max height

TRANSISTOR OUTLINE



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4040001-2/F


LP0003A



PACKAGE OUTLINE

TO-92 - 5.34 mm max height


TO-92




4215214/B 04/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Lead dimensions are not controlled within this area.
4. Reference JEDEC TO-226, variation AA.
5. Shipping method:
 - a. Straight lead option available in bulk pack only.
 - b. Formed lead option available in tape and reel or ammo pack.
 - c. Specific products can be offered in limited combinations of shipping medium and lead options.
 - d. Consult product folder for more information on available options.



LAND PATTERN EXAMPLE
STRAIGHT LEAD OPTION
NON-SOLDER MASK DEFINED
SCALE:15X




LAND PATTERN EXAMPLE
FORMED LEAD OPTION
NON-SOLDER MASK DEFINED
SCALE:15X

TAPE SPECIFICATIONS

LP0003A

TO-92 - 5.34 mm max height

TO-92



FOR FORMED LEAD OPTION PACKAGE

4215214/B 04/2017

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所 : Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated