

TI Designs: TIDA-01435 高帯域幅、ゼロIFのマイクロ波バックホール向けリファレンス・デザ イン

Texas Instruments

概要

このリファレンス・デザインは、TSW40RF82EVM とTRF370417EVMとの間のインターフェイス方法を示しま す。TSW40RF82EVMリファレンス・デザインは、 DAC38RF82を高性能変調器TRF370417EVMに接続す るためのプラットフォームを提供します。TRF370417EVM は6GHzまでの広帯域信号を変調します。TRF370417 デバイスの代わりに、より高周波の適切なデバイスを使用す ることもできます。デジタル/アナログ・コンバータ(DAC)と変 調器との間のインターフェイスに必要な変更は最小限で す。

リソース

TIDA-01435 DAC38RF82 TRF370417EVM TSW40RF82EVM デザイン・フォルダ プロダクト・フォルダ プロダクト・フォルダ プロダクト・フォルダ

特長

- 高帯域幅、ゼロ中間周波数(IF)のトランスミッタ・ソリューション
- 最大8GSPSのRFサンプリング速度を備えたDAC ソリューション
- TRF370417EVMによる最大6GHzの広帯域変調
- 変調器の交換により、さらに高いRF周波数を実現可能
- 5GHz周波数帯域全体で40dBを上回る変調誤差比 (MER)

アプリケーション

- ワイヤレス・インフラストラクチャ
- マイクロ波バックホール





System Description



使用許可、知的財産、その他免責事項は、最終ページにあるIMPORTANT NOTICE(重要な注意事項)をご参照くださいますようお願いいたします。英語版のTI製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、www.ti.comで閲覧でき、その内容が常に優先されます。TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、必ず最新版の英語版をご参照くださいますようお願いいたします。

1 System Description

The TSW40RF82EVM reference design demonstrates an RF transmitter solution that supports zero-IF microwave backhaul applications. This reference design includes the DAC38RF82 DAC, which interfaces with the TRF3704 modulator.

Quadrature amplitude modulation (QAM) is commonly used in microwave backhaul applications. Increasing the QAM level produces a higher throughput or capacity, but this method results in diminishing returns (see 表 1). The improvement in capacity is eventually outweighed by the deteriorating RF performance. Increasing the bandwidth instead of increasing the QAM level is a more efficient way to increase capacity. For example, increasing the level from 512 QAM to 1024 QAM results in a mere 11.11% increase in capacity at an additional cost of increased carrier-to-interference susceptibility; however, doubling the transmission bandwidth results in a 100% capacity increase, regardless of the QAM level, without the cost of increased sensitivity to interference.

QAM LEVEL	NUMBER OF BITS PER SYMBOL	EFFICIENCY OVER PREVIOUS QAM LEVEL
4 QAM	2	—
8 QAM	3	50.00%
16 QAM	4	33.33%
32 QAM	5	25.00%
64 QAM	6	20.00%
128 QAM	7	16.67%
256 QAM	8	14.29%
512 QAM	9	12.50%
1024 QAM	10	11.11%

表 1. Diminishing Efficiency With Increased QAM Level

The TIDA-01435 reference design allows the utilization of 5-GHz unlicensed bands. The benefits of utilizing 5-GHz bands include [1]:

1. Abundance of available channels - 21 non-overlapping 20-MHz channels (or 9 non-overlapping

40-MHz channels)

- Less interference Largely available and much less crowded, which translates into less RF interference
- 3. Improved performance Improved spectrum efficiency and higher data rates due to lower interference levels and the availability of the channels

For applications operating at higher frequencies, substitute a higher frequency modulator for the TRF370417 device. This substitution may require an interface network that holds the respective common-mode voltages (V_{CM}) of the DAC and modulator to their nominal values. This type of network can be designed and implemented according to *High Bandwidth, High Frequency Transmitter Solution* [2].

1.1 Key System Specifications

SPECIFICATIONS	TYPICAL	UNITS
Max frequency	6	GHz
Quadrature amplitude modulation (QAM)	64	Symbols
Bandwidth (BW)	80	MHz
Modulation error ratio (MER)	40	dB

表 2. Key System Specifications



System Overview

2 System Overview

2.1 Block Diagram



図 1. TIDA-01435 Block Diagram

2.2 Highlighted Products

2.2.1 DAC38RF82

The DAC38RF82 is high performance RF Sampling Digital to Analog Converter (DAC). It is capable of sampling up to 9-GSPS. It is a dual channel device that supports a data rate up to 3.33-GSPS. This device is suited for using each channel as a very wide bandwidth quadrature input to an RF modulator.

2.2.2 TRF370417

The TRF370417 quadrature modulator operates up to 6-GHz. It supports wide bandwidths on the input baseband up to 1-GHz which yields up to 2-GHz RF signal bandwidth. The baseband ports operate at a common mode voltage of 1.7-V which matches the DAC38RF82 requirements.

2.2.3 TSW40RF82

4

The TSW40RF82 is a reference design that incorporates the DAC38RF82. The normal configuration of the reference design includes a transformer to convert the differential output to a single-ended output for interfacing with 50-ohm test equipment. The TSW40RF82 reference design also provides an option to access to the differential outputs directly. This access interfaces directly to the RF modulator.



3 Getting Started

3.1 Modifications for TSW40RF82EVM and TRF370417EVM Operation

3.1.1 Power Requirement

The TSW40RF82EVM requires a 5-V, 4-A supply, while the TRF370417EVM operates at a 5-V, 1-A supply. An additional external supply is applied at TP16 on the TSW40RF82EVM. This supply sets the common-mode voltage that is required by the DAC output and modulator input. The DAC gain is first set to the desired value and the external supply is then ramped up until the V_{CM} at the input of the modulator is equal to 1.7 V. If the DAC gain is changed, the external supply voltage must be adjusted accordingly. The DAC gain may overdrive the modulator if it is set at an extreme value. TI recommends a coarse DAC gain of 7 to 10 to drive the TRF370417EVM..

3.1.2 TSW40RF82EVM Modifications

- The RF shield near J3 must be removed to gain access to the interconnect components
- Resistors R380, R382, R383, R385, R388, and R390 must be populated with $0-\Omega$ resistors
- Resistors R381, R384, R385, R386, R389, and R391 must be uninstalled
- 50-Ω resistors should be populated in place of L1, L2, L7, and L8



図 2. TSW40RF82EVM-to-TRF370417EVM Interface Schematic

4 DAC Configuration

The following restraints require consideration when interfacing the DAC with the modulator:

- 1. I and Q must be output in differential form because the modulator has two differential inputs.
- The voltage-controlled oscillator (VCO) of the LMK04828 must be set to a valid frequency. This frequency sets the field-programmable gate array (FPGA) clock frequency and must be compatible with the input data rate, which is determined by the DAC sampling frequency and interpolation factor.
- 3. The sampling frequency must be within the range of valid frequencies of the DAC VCO.
- 4. The SerDes lane rate between the FPGA board and the DAC must not exceed the maximum JESD bit rate of 12.5 Gbps.

The DAC is set to dual DAC mode, real input, four lanes per DAC, and 4x interpolation operating at a JESD204B LMF configuration of 821. Setting the DAC to *real input*, despite actually outputting a complex baseband (BB) signal, isolates the DAC channels and preserves I and Q without adding them internally in the DAC.

The LMK04828 VCO is locked to 3072 GHz. This frequency is phase-locked to the on board 122.88-MHz voltage-controlled crystal oscillator (VCXO) through a 1/25 divider ratio. The numerator of the multiplier/divider ratio is set to one to ensure that the phase alignment occurs on every clock cycle of the crystal.

The DAC sampling clock is set to 8192 MHz and the interpolation is set to four, which, in turn, sets the data rate to 2048 MHz. This rate is divided down by a factor of 12 to produce the required FPGA clock of 256 MHz. The LMK04828 VCO must be divided down by an integer to produce the exact clock rate required by the FPGA.

The onboard VCXO can be interchanged with a different crystal or the divider ratio can be adjusted to obtain a different LMK04828 VCO frequency.

The following equations control the relevant frequencies for this design:

Input Data Rate =
$$\left(\frac{f_{s}}{\text{Interpolation}}\right)$$

SerDes Rate = $\left((\text{Input Data Rate}) \times (\text{Number of Channels}) \times \left(\frac{10}{8}\right) \times \left(\frac{1}{\text{Lanes}}\right) \times (\text{DAC}_{\text{RESOLUTION}})\right)$
SerDes Rate $\frac{1}{40} = f_{\text{FPGA}}$

 $f_{\rm VCO_LMK04282} = N_{\rm DIV} \times f_{\rm FPGA}$

A data rate of 2048 MHz is used for this design. This data rate allows for an effective bandwidth of approximately 1 GHz (f_s / 2). The interpolation is set to four, which fixes the sampling frequency as follows in \neq 1:

$$2048 \times 4 = 8192 \text{ MHz}$$
 (1)

Use \neq 2 to solve for the SerDes rate.

$$\left(\frac{8192}{4}\right) \times (2) \times \left(\frac{8}{10}\right) \times \left(\frac{1}{8}\right) \times (16) = 10240 \text{ MHz}$$
(2)

This rate is under the 12.5-GSPS limit and is a valid SerDes rate. Applying $\neq 2$ produces the FPGA frequency of the TSW14J56EVM in $\neq 3$:

$$\left(\frac{10240}{40}\right) = 256 \text{ MHz}$$

高帯域幅、ゼロIFのマイクロ波バックホール向けリファレンス・デザイン

JAJU342A-August 2017-Revised February 2018

(3)



The quotient of the LMK04828 VCO frequency and the FPGA clock frequency must be an integer because the FPGA clock is synthesized from this VCO frequency through an integer divider. Any LMK04828 VCO frequency is valid as long as this requirement is satisfied and the selected frequency is confirmed to be within the specified locking range of the VCO. \neq 4 is then applied to obtain the LMK04828 VCO frequency:

256 × 12 = 3072 MHz

(4)

7

In summary, the frequency of the LMK04828 VCO and FPGA clock is determined and held constant. The system of equations is then solved to determine a valid sampling frequency that is within the range of the DAC phase-locked loop (PLL) and VCO. The previous configuration results in a SerDes lane rate of 10240 MHz, which is under the maximum lane rate of 12.5 GHz. 🛛 3 shows the design configuration.

TSW40RF80 EVM GUI	11 4 · · · · · ·	And Andrew Contraction of the local division					
File Debug Settings Help							
TSW40RF80 EVM GUI							
ADC32RFxx DAC38RF8x LMK04828	E Low Level View		USB Status 🧿 🔗 Reconnect?				
Quick Start DAC38RF8x			DAC ALARMS				
Die Temp (Celcius) 127 Update	DAC 38RF82	SELECT DEVICE					
DAC Clock Frequency (IMIz) 8192 DAC Clock Frequency (IMIz) # of DACs Dual DAC Dual DAC PLL Enable Ref Freq (IMIz) M 8 @ x4 x 256 Serdes C Serdes C Serdes P HSDCPRe	# of IQ pairs per DAC # of serdes lanes real input • 4 Lanes tton is 9000 onfigured to Full Rate ock predivider = 4 LL Vrange = 0 LL Multiplier = 5 O ini file: DAC38RF8x_LMF_821	Per DAC Desired Interpolation Image: Configure DAC Image: Configure DAC PLL AUTO TUNE					
	Reset DAC JESD Core & SY SREF TRIGGE	R					
Idle		HARDWARE CONNE	ECTED 🛛 🔱 TEXAS INSTRUMENTS				

図 3. TSW40RF82EVM GUI DAC Configuration—Front Panel



5 Testing and Results

5.1 Measured Performance

The DAC38RF82 is a dual DAC that can sample at a rate of up to 9 GSPS. This DAC supports a maximum complex data rate of 3.33 GSPS. The device is also capable of synthesizing wideband signals up to 2.66-GHz bandwidth. The device is well suited for generating complex wide-bandwidth signals used in QAM schemes, such as the wideband signal shown in 🛛 4. The optional PLL/VCO simplifies the DAC clock generation by allowing use of a lower frequency to synthesize the high-frequency sampling clock.



図 4. 1024-MHz Wide Signal Generated by RF DAC

5.1.1 OIP3 Response Over BB Frequency

The OIP3 performance over the BB frequency offset is measured with two tones separated by 10 MHz. The OIP3 over frequency is measured in two ways. The first measurement varies the LO across the frequency band while keeping the BB at a fixed 50-MHz offset. The second measurement keeps the LO constant at 5 GHz and varies the BB offset. 🗵 5 shows the OIP3 response.



☑ 5. OIP3 Performance With Varying BB Frequency Offset and Varying LO

5.1.2 MER Response Over LO Frequency

Another key concern related to high-bandwidth modulated transmissions is modulation error ratio (MER). This metric indicates the quality of the received signal and is described in the following ± 5 :

$$MER(dB) = 10 \times \log_{10} \left[\frac{Average Symbol Power}{Average Error Power} \right]$$
(5)

For QAM transmissions, the higher the MER (dB), the closer the data points align to their ideal locations on the constellation diagram.

This test uses a 64-QAM signal with a bandwidth of 81.92 MHz generated by the DAC and then modulated by the TRF370417EVM. The product of the signal chip rate and interpolation must equal the DAC data rate. As the signal interpolation value must be an integer, and the data rate is already determined, the chip rate must be carefully selected such that it is a rational number. This careful selection reduces the demodulation error because the target demodulation chip rate matches the exact target demodulation chip rate on the receiver end. The signal bandwidth also represents the maximum allowed by the available demodulation equipment.

The first test is performed by offsetting the signal by 100 MHz from DC and sweeping it over the frequency. This test allows the examination of the MER without the sideband suppression limitation imposed by the modulator. The second test sweeps the signal with no offset from DC (Zero-IF). In this case, a number of things affect the MER, including the sideband suppression performance of the modulator, harmonics, and intermodulation products (especially second-order intermodulation products) of the signal itself. The third test is performed at Zero-IF as well; however, the VCM, LO power, and DAC gain are optimized at each data point to produce a more favorable MER. 🛛 6 shows how the equalization was applied.





図 6. Equalized MER of 64-QAM Signal Over Output Frequency

5.2 Conclusion

The TSW40RF82EVM in conjunction with the TRF370417 device is a suitable platform to operate at output frequencies up to 6 GHz with BB signal bandwidths up to around 2 GHz. A simple network is required to interface the two devices because the DAC common-mode voltage is compatible with the TRF370417EVM common-mode voltage. The demand to increase capacity and improve performance in microwave backhaul applications is rising. Increasing the QAM level to satisfy this demand is neither a viable nor sustainable solution, however, increasing the BB signal bandwidth is a feasible solution.



6 Design Files

6.1 Schematics

To download the schematics, see the design files at TIDA-01435.

6.2 Bill of Materials

To download the bill of materials (BOM), see the design files at TIDA-01435.

7 Related Documentation

- 1. Ho, Quang-Dung; Tweed, Daneil; Le-Ngoc, Tho; *Long Term Evolution In Unlicensed Bands*, 1st Ed. Cham, Switzerland: Springer International Publishing, 2017.
- 2. Texas Instruments, *High Bandwidth, High Frequency Transmitter Solution*, TSW38J84EVM Reference Design (TIDU579)

7.1 商標

All trademarks are the property of their respective owners.

8 Terminology

- BB— Baseband
- **DAC** Digital-to-analog converter
- **FPGA** Field-programmable gate array
- GUI— Graphical user interface
- LMF— Limited mitigation factor
- MER— Modulation error ratio
- PLL- Phase-locked loop
- **QAM** Quadrature amplitude modulation
- VCO— Voltage-controlled oscillator
- VCXO— Voltage-controlled crystal oscillator
- Zero-IF— Zero-intermediate frequency

9 About the Author

ABDALLAH OBIDAT is an Applications Engineer at Texas Instruments. He supports high-speed data converters, discrete RF devices, and integrated transceivers. Abdallah earned his bachelor of science in electrical engineering (BSEE) from the Georgia Institute of Technology.

Design Files



改訂履歴

www.tij.co.jp

Page

改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

2017年8月発行のものから	更新
----------------	----

•	Updated 🗵 5: Y-axis changed from "MER (dB)" to "OIP3 (dBm)"	9

TIの設計情報およびリソースに関する重要な注意事項

Texas Instruments Incorporated ("TI")の技術、アプリケーションその他設計に関する助言、サービスまたは情報は、TI製品を組み込んだア プリケーションを開発する設計者に役立つことを目的として提供するものです。これにはリファレンス設計や、評価モジュールに関係する 資料が含まれますが、これらに限られません。以下、これらを総称して「TIリソース」と呼びます。いかなる方法であっても、TIリソース のいずれかをダウンロード、アクセス、または使用した場合、お客様(個人、または会社を代表している場合にはお客様の会社)は、これら のリソースをここに記載された目的にのみ使用し、この注意事項の条項に従うことに合意したものとします。

TIによるTIリソースの提供は、TI製品に対する該当の発行済み保証事項または免責事項を拡張またはいかなる形でも変更するものではな く、これらのTIリソースを提供することによって、TIにはいかなる追加義務も責任も発生しないものとします。TIは、自社のTIリソースに 訂正、拡張、改良、およびその他の変更を加える権利を留保します。

お客様は、自らのアプリケーションの設計において、ご自身が独自に分析、評価、判断を行う責任がお客様にあり、お客様のアプリケー ション(および、お客様のアプリケーションに使用されるすべてのTI製品)の安全性、および該当するすべての規制、法、その他適用される 要件への遵守を保証するすべての責任をお客様のみが負うことを理解し、合意するものとします。お客様は、自身のアプリケーションに関 して、(1) 故障による危険な結果を予測し、(2) 障害とその結果を監視し、および、(3) 損害を引き起こす障害の可能性を減らし、適切な対 策を行う目的での、安全策を開発し実装するために必要な、すべての技術を保持していることを表明するものとします。お客様は、TI製品 を含むアプリケーションを使用または配布する前に、それらのアプリケーション、およびアプリケーションに使用されているTI製品の機能 性を完全にテストすることに合意するものとします。TIは、特定のTIリソース用に発行されたドキュメントで明示的に記載されているもの 以外のテストを実行していません。

お客様は、個別のTIリソースにつき、当該TIリソースに記載されているTI製品を含むアプリケーションの開発に関連する目的でのみ、使 用、コピー、変更することが許可されています。明示的または黙示的を問わず、禁反言の法理その他どのような理由でも、他のTIの知的所 有権に対するその他のライセンスは付与されません。また、TIまたは他のいかなる第三者のテクノロジまたは知的所有権についても、いか なるライセンスも付与されるものではありません。付与されないものには、TI製品またはサービスが使用される組み合わせ、機械、プロセ スに関連する特許権、著作権、回路配置利用権、その他の知的所有権が含まれますが、これらに限られません。第三者の製品やサービスに 関する、またはそれらを参照する情報は、そのような製品またはサービスを利用するライセンスを構成するものではなく、それらに対する 保証または推奨を意味するものでもありません。TIリソースを使用するため、第三者の特許または他の知的所有権に基づく第三者からのラ イセンス、もしくは、TIの特許または他の知的所有権に基づくTIからのライセンスが必要な場合があります。

TIのリソースは、それに含まれるあらゆる欠陥も含めて、「現状のまま」提供されます。TIは、TIリソースまたはその仕様に関して、明示 的か暗黙的かにかかわらず、他のいかなる保証または表明も行いません。これには、正確性または完全性、権原、続発性の障害に関する保 証、および商品性、特定目的への適合性、第三者の知的所有権の非侵害に対する黙示の保証が含まれますが、これらに限られません。

TIは、いかなる苦情に対しても、お客様への弁護または補償を行う義務はなく、行わないものとします。これには、任意の製品の組み合わ せに関連する、またはそれらに基づく侵害の請求も含まれますが、これらに限られず、またその事実についてTIリソースまたは他の場所に 記載されているか否かを問わないものとします。いかなる場合も、TIリソースまたはその使用に関連して、またはそれらにより発生した、 実際的、直接的、特別、付随的、間接的、懲罰的、偶発的、または、結果的な損害について、そのような損害の可能性についてTIが知らさ れていたかどうかにかかわらず、TIは責任を負わないものとします。

お客様は、この注意事項の条件および条項に従わなかったために発生した、いかなる損害、コスト、損失、責任からも、TIおよびその代表 者を完全に免責するものとします。

この注意事項はTIリソースに適用されます。特定の種類の資料、TI製品、およびサービスの使用および購入については、追加条項が適用されます。これには、半導体製品(http://www.ti.com/sc/docs/stdterms.htm)、評価モジュール、およびサンプル(http://www.ti.com/sc/docs/sampterms.htm)についてのTIの標準条項が含まれますが、これらに限られません。

Copyright © 2018, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社