トップ

製品の詳細

パラメータ

DSP 1 C66x Operating systems Integrity, Linux, SYS/BIOS, VxWorks On-chip L2 cache/RAM 4096 KB (ARM Cluster), 512 KB (per C66x DSP core) Other on-chip memory 2048 KB DRAM DDR3, DDR3L Ethernet MAC 2-Port 10Gb Switch, 8-Port 1Gb Switch PCI/PCIe 4 PCIe Gen2 Serial I/O I2C, PCIe, SPI, UART, USB, Hyperlink SPI 3 I2C 3 USB 2 Arm MHz (Max.) 1250, 1400 Arm CPU 4 ARM Cortex-A15 UART (SCI) 2 Operating temperature range (C) 0 to 85, -40 to 100 Rating Catalog open-in-new その他の C6000 DSP + Arm プロセッサ

特長

  • ARM® Cortex®-A15 MPCore™
    CorePac
    • Up to Four ARM Cortex-A15 Processor Cores at
      up to 1.4-GHz
    • 4MB L2 Cache Memory Shared by all Cortex-
      A15 Processor Cores
    • Full Implementation of ARMv7-A Architecture
      Instruction Set
    • 32KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE)
      Master Port, Connected to MSMC (Multicore
      Shared Memory Controller) for Low Latency
      Access to SRAM and DDR3
  • One TMS320C66x DSP Core Subsystem (C66x
    CorePacs), Each With
    • 1.4 GHz C66x Fixed/Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @
        1.2 GHz
    • Memory
      • 32K Byte L1P Per CorePac
      • 32K Byte L1D Per CorePac
      • 512K Byte Local L2 Per CorePac
  • Multicore Shared Memory Controller (MSMC)
    • 2 MB SRAM Memory Shared by DSP CorePacs
      and ARM CorePac
    • Memory Protection Unit for Both SRAM and
      DDR3_EMIF
  • Multicore Navigator
    • 8k Multi-Purpose Hardware Queues with Queue
      Manager
    • One Packet-Based DMA Engine for Zero-
      Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP,
        PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1 Gbps Wire Speed Throughput at 1.5
        MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP and WiMAX
        Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM,
        HMAC, CMAC, GMAC, AES, DES, 3DES,
        Kasumi, SNOW 3G, SHA-1, SHA-2 (256-bit
        Hash), MD5
      • Up to 6.4 Gbps IPSec and 3 Gbps Air
        Ciphering
    • Ethernet Subsystem
      • Eight SGMII Ports with Wire Rate Switching
      • IEEE1588 v2 (with Annex D/E/F) Support
      • 8 Gbps Total Ingress/Egress Ethernet BW
        from Core
      • Audio/Video Bridging (802.1Qav/D6.0)
      • QOS Capability
      • DSCP Priority Mapping
  • Peripherals
    • Two PCIe Gen2 Controllers with Support for
      • Two Lanes per Controller
      • Supports Up to 5 GBaud
    • One HyperLink
      • Supports Connections to Other KeyStone
        Architecture Devices Providing Resource
        Scalability
      • Supports Up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem
      • Two SGMII/XFI Ports with Wire Rate
        Switching and MACSEC Support
      • IEEE1588 v2 (with Annex D/E/F) Support
    • One 72-Bit DDR3/DDR3L Interface with Speeds
      Up to 1600 MTPS in DDR3 Mode
    • EMIF16 Interface
    • Two USB 2.0/3.0 Controllers
    • USIM Interface
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • One TSIP
      • Support 1024 DS0s
      • Support 2 Lanes at 32.768/16.3848.192
        Mbps Per Lane
  • System Resources
    • Three On-Chip PLLs
    • SmartReflex Automatic Voltage Scaling
    • Semaphore Module
    • Thirteen 64-Bit Timers
    • Five Enhanced Direct Memory Access (EDMA)
      Modules
  • Commercial Case Temperature:
    • 0°C to 85°C
  • Extended Case Temperature:
    • –40°C to 100°C
open-in-new その他の C6000 DSP + Arm プロセッサ

概要

The 66AK2E0x is a high performance device based on TI’s KeyStone II Multicore SoC Architecture, incorporating the most performance-optimized Cortex-A15 processor single-core or quad-core CorePac and C66x DSP core, that can run at a core speed of up to 1.4 GHz. TI’s 66AK2E0x device enables a high performance, power-efficient and easy to use platform for developers of a broad range of applications such as enterprise grade networking end equipment, data center networking, avionics and defense, medical imaging, test and automation.

TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (for example, ARM CorePac (Cortex-A15 Processor Quad Core CorePac), C66x CorePac, network processing, and uses a queue-based communication system that allows the device resources to operate efficiently and seamlessly. This unique device architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to high-speed IO, to each operate at maximum efficiency with no blocking or stalling.

TI’s C66x core launches a new era of DSP technology by combining fixed-point and floating point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). It can execute 8 single precision floating point MAC operations per cycle and can perform double- and mixed-precision operations and is IEEE754 compliant. For fixed-point use, the C66x core has 4× the multiply accumulate (MAC) capability of C64×+ cores. The C66x CorePac incorporates 90 new instructions targeted for floating point and vector math oriented processing. These enhancements yield sizeable performance improvements in popular DSP kernels used in signal processing, mathematical, and image acquisition functions. The C66x core is backwards code compatible with TI'’s previous generation C6000 fixed and floating point DSP cores, ensuring software portability and shortened software development cycles for applications migrating to faster hardware.

The 66AK2E0x KeyStone II device integrates a large amount of on-chip memory. The Cortex-A15 processor cores each have 32KB of L1Data and 32KB of L1 Instruction cache. The up to four Cortex A15 cores in the ARM CorePac share a 4MB L2 Cache. In the DSP CorePac, in addition to 32KB of L1 program and 32KB of L1 data cache, there is 512KB of dedicated memory per core that can be configured as cache or as memory mapped RAM. The device also integrates 2MB of Multicore Shared Memory (MSMC) that can be used as a shared L3 SRAM. All L2 and MSMC memories incorporate error detection and error correction. For fast access to external memory, this device includes a 64-bit DDR-3 (72-bit with ECC support) external memory interface (EMIF) running at 1600 MTPS.

The device enables developers to use a variety of development and debugging tools that include GNU GCC, GDB, Open source Linux, Eclipse based debugging environment enabling kernel and user space debugging using a variety of Eclipse plug-ins including TI's industry leading IDE Code Composer Studio.

open-in-new その他の C6000 DSP + Arm プロセッサ
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 89
種類 タイトル 英語版のダウンロード 日付
* データシート 66AK2E05/02 Multicore DSP+ARM KeyStone II System-on-Chip (SoC) データシート 2015年 3月 11日
* エラッタ 66AK2E05/02 KeyStone SoC Silicon Errata (Silicon Rev 1.0) 2015年 8月 20日
アプリケーション・ノート How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
ユーザー・ガイド ARM Assembly Language Tools v19.6.0.STS User's Guide 2020年 2月 4日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v19.6.0.STS User's Guide 2020年 2月 4日
アプリケーション・ノート Keystone Error Detection and Correction EDC ECC 2019年 8月 12日
アプリケーション・ノート KeystoneII Boot Examples 2019年 6月 4日
ユーザー・ガイド ARM Assembly Language Tools v18.12.0.LTS User's Guide 2019年 6月 3日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.12.0.LTS User's Guide 2019年 6月 3日
アプリケーション・ノート Keystone Multicore Device Family Schematic Checklist 2019年 5月 17日
ホワイト・ペーパー Sitara Processor Security 2019年 5月 9日
アプリケーション・ノート KeyStone II DDR3 interface bring-up 2019年 3月 7日
ユーザー・ガイド ARM Assembly Language Tools v18.9.0.STS User's Guide 2018年 11月 19日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.9.0.STS User's Guide 2018年 11月 19日
アプリケーション・ノート DDR3 Design Requirements for KeyStone Devices 2018年 1月 23日
ユーザー・ガイド ARM Assembly Language Tools v17.9.0.STS User's Guide 2018年 1月 16日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.9.0.STS User's Guide 2018年 1月 16日
ホワイト・ペーパー POWERLINK on TI Sitara Processors 2018年 1月 10日
ユーザー・ガイド ARM Assembly Language Tools v17.6.0.STS User's Guide 2017年 9月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.6.0.STS User's Guide 2017年 9月 30日
ユーザー・ガイド USB 3.0 User Guide for KeyStone II Devices 2017年 8月 21日
アプリケーション・ノート Thermal Design Guide for DSP and ARM Application Processors 2017年 8月 14日
ユーザー・ガイド Phase-Locked Loop (PLL) for KeyStone Devices User's Guide 2017年 7月 26日
ユーザー・ガイド ARM Assembly Language Tools v17.3.0.STS User's Guide 2017年 6月 21日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.3.0.STS User's Guide 2017年 6月 21日
アプリケーション・ノート Power Consumption Summary for K2E System-on-Chip (SoC) Device Family 2017年 6月 14日
アプリケーション・ノート PCI Express (PCIe) Resource Wiki for Keystone Devices 2017年 5月 19日
アプリケーション・ノート Processor SDK RTOS Audio Benchmark Starterkit 2017年 4月 12日
セレクション・ガイド TI Components for Aerospace and Defense Guide 2017年 3月 22日
アプリケーション・ノート Clocking Spreadsheet for K2E Device Family 2017年 1月 26日
ユーザー・ガイド Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide 2016年 7月 27日
アプリケーション・ノート Power Management of K2L Device 2016年 7月 15日
ユーザー・ガイド ARM Assembly Language Tools v15.12.0.LTS User's Guide 2016年 4月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v15.12.0.LTS User's Guide 2016年 4月 30日
アプリケーション・ノート SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
アプリケーション・ノート TI DSP Benchmarking 2016年 1月 13日
アプリケーション・ノート Throughput Performance Guide for C66x KeyStone Devices 2015年 12月 22日
アプリケーション・ノート Keystone II DDR3 Debug Guide 2015年 10月 16日
ホワイト・ペーパー Making your search SIMPLE, even when your ideas are complex 2015年 8月 10日
ホワイト・ペーパー Processing solutions for biometric systems 2015年 6月 30日
ホワイト・ペーパー Quality of service on Keystone II architecture 2015年 5月 7日
ユーザー・ガイド Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide 2015年 5月 6日
ユーザー・ガイド Gigabit Ethernet (GbE) Switch SS for K2E & K2L Devices User's Guide 2015年 4月 28日
ユーザー・ガイド Multicore Navigator (CPPI) for KeyStone Architecture User's Guide 2015年 4月 9日
ユーザー・ガイド DDR3 Memory Controller for KeyStone II Devices User's Guide 2015年 3月 27日
ホワイト・ペーパー Save power and costs with TI's K2E on-chip networking features 2015年 3月 25日
アプリケーション・ノート Keystone II DDR3 Initialization 2015年 1月 26日
技術記事 Webinar Announcement: AM5K2Ex EVM for Mission Critical Applications 2014年 11月 18日
ユーザー・ガイド ARM Assembly Language Tools v5.1 User's Guide 2014年 11月 5日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v5.1 User's Guide 2014年 11月 5日
技術記事 All ARM SoCs are not created equally 2014年 9月 9日
技術記事 Architecting for the embedded industrial computing world 2014年 9月 8日
ユーザー・ガイド Power Sleep Controller (PSC) for KeyStone Devices User's Guide 2014年 9月 4日
その他の技術資料 66AK2Ex KeyStone Multicore DSP+ARM(R) System-on-Chips 2014年 9月 3日
ホワイト・ペーパー KeyStone™-II-based processors: 10G Ethernet as an optical interface 2014年 8月 25日
ユーザー・ガイド K2E/K2L Packet Accelerator (PA) User's Guide 2014年 8月 19日
ユーザー・ガイド K2E/K2L Security Accelerator (SA) User's Guide 2014年 8月 19日
ホワイト・ペーパー Differentiating AM5K2E02 and AM5K2E04 SoCs from Alternate ARM® Cortex®-A15 Devic 2014年 8月 14日
ユーザー・ガイド KeyStone II Network Coprocessor (NETCP) for K2E and K2L Devices User's Guide 2014年 8月 13日
アプリケーション・ノート Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
その他の技術資料 The Case for 10G Ethernet in Embedded Processing 2013年 11月 13日
ユーザー・ガイド PCI Express (PCIe) for KeyStone Devices User's Guide 2013年 9月 30日
ユーザー・ガイド Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
ユーザー・ガイド ARM Bootloader User Guide for KeyStone II Devices 2013年 7月 21日
ユーザー・ガイド Bootloader for KeyStone Architecture User's Guide 2013年 7月 15日
ユーザー・ガイド C66x CorePac User's Guide 2013年 6月 28日
ユーザー・ガイド Memory Protection Unit (MPU) for KeyStone Devices User's Guide 2013年 6月 28日
ユーザー・ガイド HyperLink for KeyStone Devices User's Guide 2013年 5月 28日
ユーザー・ガイド Gigabit Ethernet Switch Subsystem (10 GB) User Guide for KeyStone II Devices 2013年 2月 8日
ユーザー・ガイド Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
その他の技術資料 Industrial Imaging: Applications of the K2H and K2E platforms 2012年 11月 9日
その他の技術資料 Video Infrastructure - Applications of the K2E, K2H platforms 2012年 11月 9日
ユーザー・ガイド ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
アプリケーション・ノート Multicore Programming Guide 2012年 8月 29日
ユーザー・ガイド Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide 2012年 3月 30日
ユーザー・ガイド Interrupt Controller (INTC) for KeyStone Devices User's Guide 2012年 3月 27日
ユーザー・ガイド 64-Bit Timer (Timer64) for KeyStone Devices User's Guide 2012年 3月 22日
アプリケーション・ノート PCIe Use Cases for KeyStone Devices 2011年 12月 13日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP 2011年 9月 2日
ユーザー・ガイド External Memory Interface (EMIF16) for KeyStone Devices User's Guide 2011年 5月 24日
ホワイト・ペーパー Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
ユーザー・ガイド C66x DSP Cache User's Guide 2010年 11月 9日
アプリケーション・ノート Clocking Design Guide for KeyStone Devices 2010年 11月 9日
ユーザー・ガイド DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日
ユーザー・ガイド General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP 2010年 11月 9日
アプリケーション・ノート Optimizing Loops on the C66x DSP 2010年 11月 9日
ユーザー・ガイド TMS320C649x DSP Universal Asynchronous Receiver/Transmitter (UART) User’s Guide 2010年 11月 9日
ユーザー・ガイド Telecom Serial Interface Port (TSIP) for the C66x DSP 2010年 11月 9日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
概要

eInfochips は、製品エンジニアリングおよび設計サービスの企業です。20 年以上の経験、500 を超える製品開発、世界 140 か国でのサービス実績は 4000 万回を超えています。複数の業界にまたがる多くの Fortune 500企業にターンキー・テクノロジー・ソリューションを提供しています。アロー・カンパニーである eInfochips は、プロトタイプの製造から生産まで、さらに認定までも支援できる製造パートナーのための強力なエコシステムを提供します。生産の移行に伴う変更を低減するために、委託製造業者と緊密に連携して、テスト(DFT)と製造(DFM)に対して設計を最適化します。eInfochips のシステム・オン・モジュール(SOM)と価モジュール(EVM)は、テキサス・インスツルメンツのデジタル信号プロセッサ(DSP)およびメディア・プロセッサ向けに設計されています。

開発キット ダウンロード
document-generic ユーザー・ガイド
997
概要

The EVMK2EX is a full-featured development tool for 66AK2Exx and AM5K2Exx KeyStone II based SoCs. Get started developing general purpose embedded computing systems for industrial, mission critical, and networking applications today with this double-wide AMC form-factor evaluation board featuring a (...)

特長
EVMK2EX
Example Applications Avionics, embedded industrial controls, embedded networking, industrial routing & switching, and general purpose embedded computing systems
Board size Double Wide PICMG ® AMC form factor (7.11” x 2.89”)
DDR memory 4GB ECC DDR3 1600 SO-DIMM
Development environment DCode Composer (...)

ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
SYS/BIOS および Linux マルチコア・ソフトウェア開発キット(MCSDK)、C66x/C647x/C645x プロセッサ用
BIOSLINUXMCSDK

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices (...)

特長

MCSDK
Provides foundational software for ARM+DSP devices. It encapsulates a collection of software elements and tools intended to enable customer application development.

The foundational components include:

  • SYS/BIOS real-time embedded operating system on DSP cores
  • Linux high-level operating system (...)
ソフトウェア開発キット (SDK) ダウンロード
66AK2Ex プロセッサ向けプロセッサ SDK:Linux と TI-RTOS をサポート
PROCESSOR-SDK-K2E  

Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)

特長

 

Linux features

  • Open Linux support
  • Linux kernel and Bootloaders
  • File system
  • GUI-based application launcher
  • Example applications, including:
    • ARM benchmarks: Dhrystone, Linpack, Whetstone
    • Cryptography: AES, 3DES, MD5, SHA
  • Host tools including flash utility
  • Code Composer Studio™ IDE for Linux development
  • (...)
ソフトウェア開発キット (SDK) ダウンロード
医療用画像処理ソフトウェア・ツール・キット(STK)
S2MEDDUS — The TI Embedded Processor Software Toolkit for Medical Imaging (STK-MED) is a collection of several standard ultrasound algorithms optimized for TI’s C64x+™ architecture. The algorithms showcase how medical imaging functions can leverage the C64x+ architecture for efficient performance and (...)
特長

The STK-MED contains optimized C64x+ DSP software for processing blocks commonly found in a medical imaging system. The STK-MED contains a detailed algorithm description, API documentation, benchmarks and test bench for each software module.

The software and test benches can either be run on a CCS (...)

サンプル・コードとデモ ダウンロード
マルチコア・ソフトウェア開発キット(MCSDK)用マルチコア・ビデオ・インフラストラクチャ・デモ
DEMOVIDEO-MULTICORE This Multicore Video Infrastructure Demo package provides highly-optimized platform and video software components and enables development of real-time video applications on C66x multicore devices. The Multicore Video Infrastructure Demo gives developers the ability to evaluate performance and (...)
特長

The Multicore Video Infrastructure Demo package is built on the Multicore Software Development Kit (MCSDK) to enable the abstraction of platform, networking, and inter-core communications code. Its features include:

  • Demonstration Apps
    • Demo 1 shows multi channel high density operation with low (...)
デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
FFT ライブラリ、浮動小数点デバイス用
FFTLIB The Texas Instruments FFT library is an optimized floating-point math function library for computing the discrete Fourier transform (DFT).
特長
  • Supports C66x TI DSP platform for little-endian
  • Supports single-precision and double-precision floating point
  • Supports complex inputs and real inputs
  • Supports 1D, 2D and 3D FFT
  • Supports Single-core and Multi-core
  • API similar to FFTW, includes FFT plan and FFT execute
ドライバとライブラリ ダウンロード
DSP 演算ライブラリ、浮動小数点デバイス用
MATHLIB — The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
特長
  • Types of functions included:
    • Trigonometric and hyperbolic: Sin, Cos, Tan, Arctan, etc.
    • Power, exponential, and logarithmic
    • Reciprocal
    • Square root
    • Division
  • Natural C Source Code
  • Optimized C code with Intrinsics
  • Hand-coded assembly-optimized routines
  • C-callable routines, which can be inlined and are fully (...)
ドライバとライブラリ ダウンロード
C64x+IMGLIB
SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
ドライバとライブラリ ダウンロード
C64x+DSPLIB
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
マルチコア・プロセッサ Code Composer Studio(CCStudio)統合開発環境(IDE)
CCSTUDIO-KEYSTONE

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)

ソフトウェア・コーデック ダウンロード
コーデック - ビデオ、スピーチ - C66x ベース・デバイス用
C66XCODECS TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。多くの場合、C66x プラットフォーム向けの C64x+ コーデックが提供済みであり、検証済みです。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

(上記の) 「GET SOFTWARE」ボタンをクリックして入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI コーデックの各バージョンを入手することもできます。 デモ内のコーデックのバージョンは、入手可能な最新版であることも、最新版ではないこともあります。

特長
  • フィールドで強化済みおよびテスト済み
  • LINUX と WINDOWS の各インストーラ
  • コーデック・エンジン・ベースのテストを実施する際に、標準的な EVM 上で XDC のパッケージ化と検証を実施済み
  • エンコーダとデコーダの両方が入手可能
  • すべてのコーデックは eXpressDSP™ 準拠であり、XDM 1.x インターフェイスのいずれかを実装
  • 性能データは、各コーデックのデータシートで規定済み
エンコード
  • 750MHz 動作のシングルコア C66x DSP から 1.25GHz 動作の 8 コア C66x DSP で構成されたマルチコア SoC にいたるまで、TI の DSP はスケーラブルで電力効率の優れたプラットフォームを提供しています。これにより、低解像度からフル HD やウルトラ HD にいたるまであらゆる解像度のエンコード・ソリューションを実現することができます。
  • 以下の表は、TI の DSP を使用してさまざまなエンコード・ソリューションを実現する場合に必要な C66x DSP コアと TMS320C6678 デバイスの推定数を示しています。
  • Base、Main、High の各プロファイルをサポート。
  • このエンコーダは、以下で説明する性能測定を行う目的で使用します。

H.264 / AVC (オーディオ・ビデオ・コーディング) のエンコード

H.264 エンコーダのプロファイル

解像度とフレーム・レート

必要な 1.25GHz 動作の C66x DSP コアの数

必要な 1.25GHz 動作の TMS320C6678 デバイスの数

Base Profile(BP)

480p30

0.5 コア

<1 デバイス

Base (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM611.ZIP (2180 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM612.ZIP (28 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM613.ZIP (5 KB) - Thermal Model
シミュレーション・モデル ダウンロード
SPRM652A.ZIP (143 KB) - Power Model
シミュレーション・モデル ダウンロード
SPRM743.ZIP (265889 KB) - IBIS-AMI Model
回路図 ダウンロード
SPRR197.ZIP (99 KB)

リファレンス・デザイン

リファレンス・デザイン ダウンロード
TPS544C25 および PMBus を使用して K2E 用 AVS SmartReflex コア電圧を生成、リファレンス・デザイン
TIDEP0042 The K2E requires the use of AVS SmartReflex control for the CVDD core voltage. This design provides method of generating the proper voltage using software and the PMBus interface of the TPS544C25. The circuit can be implemented on the XEVMK2EX.
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
TPS544C25 および LM10011 を使用して K2E 用 AVS SmartReflex コア電圧を生成、リファレンス・デザイン
TIDEP0041 The K2E requires the use of AVS SmartReflex control for the CVDD core voltage. This design provides method of generating the proper voltage without the need for any software. The circuit is currently implemented on the XEVMK2EX.
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
電源シーケンス、UCD9090 を使用する K2E 用
TIDEP0031 The K2E devices require power supplies to be sequenced in a proper order. This design demonstrates power sequencing for the 66AK2Ex and AM5K2Ex families of KeyStone II ARM+DSP and ARM-only multicore processors by use of the UCD9090. The UCD9090 is a 10-rail PMBus/I2C addressable power-supply (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
K2E クロック生成リファレンス・デザイン
TIDEP0026 66AK2ExやAM5K2ExなどのARM Cortex-A15をベースとした高性能プロセッサ・デバイスのクロック入力の駆動回路では、過大な負荷、信号の反射やノイズが、性能低下を招くことがあるため、単一のクロック信号源を使うべきではありません。この性能低下は、差動クロック・ツリーを使うことで防止できます。このリファレンス・デザインは、66AK2ExやAM5K2ExファミリのKeyStone II ARM A15 + DSP やARMのみのマルチコア・プロセッサ製品向けの差動クロック・ツリーによるクロック信号発生回路のデモンストレーションを提供します。このデザインは、これらのSoCコア群やインターフェイスに必要なすべてのクロック信号を発生する、完備したクロック・ツリーを提供します。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
(ABD) 1089 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ