4 個の Arm A15 コアと 1 個の C66x DSP コアと NetCP と 10GbE スイッチ搭載、マルチコア DSP+Arm
製品の詳細
パラメータ
特長
- ARM® Cortex®-A15 MPCore™
CorePac- Up to Four ARM Cortex-A15 Processor Cores at
up to 1.4-GHz - 4MB L2 Cache Memory Shared by all Cortex-
A15 Processor Cores - Full Implementation of ARMv7-A Architecture
Instruction Set - 32KB L1 Instruction and Data Caches per Core
- AMBA 4.0 AXI Coherency Extension (ACE)
Master Port, Connected to MSMC (Multicore
Shared Memory Controller) for Low Latency
Access to SRAM and DDR3
- Up to Four ARM Cortex-A15 Processor Cores at
- One TMS320C66x DSP Core Subsystem (C66x
CorePacs), Each With- 1.4 GHz C66x Fixed/Floating-Point DSP Core
- 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
- 19.2 GFlops/Core for Floating Point @
1.2 GHz
- Memory
- 32K Byte L1P Per CorePac
- 32K Byte L1D Per CorePac
- 512K Byte Local L2 Per CorePac
- 1.4 GHz C66x Fixed/Floating-Point DSP Core
- Multicore Shared Memory Controller (MSMC)
- 2 MB SRAM Memory Shared by DSP CorePacs
and ARM CorePac - Memory Protection Unit for Both SRAM and
DDR3_EMIF
- 2 MB SRAM Memory Shared by DSP CorePacs
- Multicore Navigator
- 8k Multi-Purpose Hardware Queues with Queue
Manager - One Packet-Based DMA Engine for Zero-
Overhead Transfers
- 8k Multi-Purpose Hardware Queues with Queue
- Network Coprocessor
- Packet Accelerator Enables Support for
- Transport Plane IPsec, GTP-U, SCTP,
PDCP - L2 User Plane PDCP (RoHC, Air Ciphering)
- 1 Gbps Wire Speed Throughput at 1.5
MPackets Per Second
- Transport Plane IPsec, GTP-U, SCTP,
- Security Accelerator Engine Enables Support for
- IPSec, SRTP, 3GPP and WiMAX
Air Interface, and SSL/TLS Security - ECB, CBC, CTR, F8, A5/3, CCM, GCM,
HMAC, CMAC, GMAC, AES, DES, 3DES,
Kasumi, SNOW 3G, SHA-1, SHA-2 (256-bit
Hash), MD5 - Up to 6.4 Gbps IPSec and 3 Gbps Air
Ciphering
- IPSec, SRTP, 3GPP and WiMAX
- Ethernet Subsystem
- Eight SGMII Ports with Wire Rate Switching
- IEEE1588 v2 (with Annex D/E/F) Support
- 8 Gbps Total Ingress/Egress Ethernet BW
from Core - Audio/Video Bridging (802.1Qav/D6.0)
- QOS Capability
- DSCP Priority Mapping
- Packet Accelerator Enables Support for
- Peripherals
- Two PCIe Gen2 Controllers with Support for
- Two Lanes per Controller
- Supports Up to 5 GBaud
- One HyperLink
- Supports Connections to Other KeyStone
Architecture Devices Providing Resource
Scalability - Supports Up to 50 GBaud
- Supports Connections to Other KeyStone
- 10-Gigabit Ethernet (10-GbE) Switch Subsystem
- Two SGMII/XFI Ports with Wire Rate
Switching and MACSEC Support - IEEE1588 v2 (with Annex D/E/F) Support
- Two SGMII/XFI Ports with Wire Rate
- One 72-Bit DDR3/DDR3L Interface with Speeds
Up to 1600 MTPS in DDR3 Mode - EMIF16 Interface
- Two USB 2.0/3.0 Controllers
- USIM Interface
- Two UART Interfaces
- Three I2C Interfaces
- 32 GPIO Pins
- Three SPI Interfaces
- One TSIP
- Support 1024 DS0s
- Support 2 Lanes at 32.768/16.3848.192
Mbps Per Lane
- Two PCIe Gen2 Controllers with Support for
- System Resources
- Three On-Chip PLLs
- SmartReflex Automatic Voltage Scaling
- Semaphore Module
- Thirteen 64-Bit Timers
- Five Enhanced Direct Memory Access (EDMA)
Modules
- Commercial Case Temperature:
- 0°C to 85°C
- Extended Case Temperature:
- –40°C to 100°C
概要
The 66AK2E0x is a high performance device based on TI’s KeyStone II Multicore SoC Architecture, incorporating the most performance-optimized Cortex-A15 processor single-core or quad-core CorePac and C66x DSP core, that can run at a core speed of up to 1.4 GHz. TI’s 66AK2E0x device enables a high performance, power-efficient and easy to use platform for developers of a broad range of applications such as enterprise grade networking end equipment, data center networking, avionics and defense, medical imaging, test and automation.
TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (for example, ARM CorePac (Cortex-A15 Processor Quad Core CorePac), C66x CorePac, network processing, and uses a queue-based communication system that allows the device resources to operate efficiently and seamlessly. This unique device architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to high-speed IO, to each operate at maximum efficiency with no blocking or stalling.
TI’s C66x core launches a new era of DSP technology by combining fixed-point and floating point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). It can execute 8 single precision floating point MAC operations per cycle and can perform double- and mixed-precision operations and is IEEE754 compliant. For fixed-point use, the C66x core has 4× the multiply accumulate (MAC) capability of C64×+ cores. The C66x CorePac incorporates 90 new instructions targeted for floating point and vector math oriented processing. These enhancements yield sizeable performance improvements in popular DSP kernels used in signal processing, mathematical, and image acquisition functions. The C66x core is backwards code compatible with TI'’s previous generation C6000 fixed and floating point DSP cores, ensuring software portability and shortened software development cycles for applications migrating to faster hardware.
The 66AK2E0x KeyStone II device integrates a large amount of on-chip memory. The Cortex-A15 processor cores each have 32KB of L1Data and 32KB of L1 Instruction cache. The up to four Cortex A15 cores in the ARM CorePac share a 4MB L2 Cache. In the DSP CorePac, in addition to 32KB of L1 program and 32KB of L1 data cache, there is 512KB of dedicated memory per core that can be configured as cache or as memory mapped RAM. The device also integrates 2MB of Multicore Shared Memory (MSMC) that can be used as a shared L3 SRAM. All L2 and MSMC memories incorporate error detection and error correction. For fast access to external memory, this device includes a 64-bit DDR-3 (72-bit with ECC support) external memory interface (EMIF) running at 1600 MTPS.
The device enables developers to use a variety of development and debugging tools that include GNU GCC, GDB, Open source Linux, Eclipse based debugging environment enabling kernel and user space debugging using a variety of Eclipse plug-ins including TI's industry leading IDE Code Composer Studio.
技術資料
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
eInfochips は、製品エンジニアリングおよび設計サービスの企業です。20 年以上の経験、500 を超える製品開発、世界 140 か国でのサービス実績は 4000 万回を超えています。複数の業界にまたがる多くの Fortune 500企業にターンキー・テクノロジー・ソリューションを提供しています。アロー・カンパニーである eInfochips は、プロトタイプの製造から生産まで、さらに認定までも支援できる製造パートナーのための強力なエコシステムを提供します。生産の移行に伴う変更を低減するために、委託製造業者と緊密に連携して、テスト（DFT）と製造（DFM）に対して設計を最適化します。eInfochips のシステム・オン・モジュール（SOM）と価モジュール（EVM）は、テキサス・インスツルメンツのデジタル信号プロセッサ（DSP）およびメディア・プロセッサ向けに設計されています。
概要
Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ（エミュレータ）ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB（Embedded Trace Buffer、組込みトレース・バッファ）を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。
Spectrum Digital XDS200 は、TI 20 ピン・コネクタ（TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属）とホスト側の USB 2.0 (...)
特長
XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ（エミュレータ）ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。
XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。
TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています（付属するアダプタは、モデルによって異なります）。
XDS200 は、従来型の IEEE1149.1（JTAG）、IEEE1149.7（cJTAG）、ARM のシリアル・ワイヤ・デバッグ（SWD）とシリアル・ワイヤ出力（SWO）をサポートしており、+1.5V ～ 4.1V のインターフェイス・レベルで動作します。
IEEE1149.7 つまり Compact JTAG（cJTAG）は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。
シリアル・ワイヤ・デバッグ（SWD）とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力（SWO）を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。
すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード（480Mbps）をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。
XDS200 ファミリには、TI の (...)
概要
The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).
The (...)
特長
XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)
概要
The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).
The (...)
特長
-
XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)
概要
EVMK2EX は、KeyStone II をベースとする66AK2Exx と AM5K2Exx の各 SoC 向けのフル機能の開発ツールです。産業用、ミッション・クリティカル、ネットワーキングの各アプリケーションに適した汎用組込みコンピューティング・システムの開発を今すぐ開始するには、ダブル・ワイド AMC フォーム・ファクタを採用したこの評価基板をご活用ください。この基板は、シングル 66AK2E05 クワッド・コア ARM Cortex-A15 プロセッサと 1 個の C66x DSP を搭載しています。
このキットに付属している包括的なソフトウェアは、Code Composer Studio 統合開発環境 (Integrated Development Environment、IDE) バージョン 5 (CCS v5)、TI のマルチコア・ソフトウェア開発キット (MCSDK)、チップ・サポート・ライブラリ、ネットワーク開発キット、すぐに使用できるデモ・ソフトウェアを収録しています。MCSDK は、ARM コア向けの Linux サポートと DSP コア向けの TI-RTOS (旧呼称は SYS/BIOS RTOS) サポートを採用しています。
信頼性の高いオンボード・コネクティビティ・オプションとして、デュアル 10/100/1000 イーサネット・ポート、USB miniB 経由の UART、170 ピン B+ スタイルの AMC インターフェイスを経由する PCIe と SATA を搭載しています。DDR3、NAND と NOR の各フラッシュを含めた大容量のオンボード・メモリを搭載しており、フレキシビリティが向上します。この基板は、オンボード (XDS200) エミュレーションまたは外部エミュレーションも付随的にサポート。
特長
EVMK2EX
- サンプル・アプリケーション：航空、組込みの産業用制御、組込みネットワーク、産業用のルーティングとスイッチ、汎用の組込みコンピューティング・システム
- ボード・サイズ：ダブル・ワイド PICMG® AMC フォーム・ファクタ (7.11 インチ x 2.89 インチ、18.06cm x 7.34cm)
- DDR メモリ：4GB ECC DDR3 1600 SO-DIMM
- 開発環境：Code Composer Studio(TM) バージョン 5 (CCS v5)
- イーサネット：オンボードのデュアル 10/100/1000 SGMII イーサネット
- エミュレーション：オンボードの XDS200 は MIPI 60 ピン・コネクタ経由で外部エミュレーションをサポート
- メモリ：4GB DDR3、512MB NAND フラッシュ、128MB NOR フラッシュ
- 詳細：製品の詳細
- プロセッサ：1.25GHz 66AK2E05 クワッド・コア ARM Cortex A-15 + C66x DSP
- USB：1 ポートの USB 3.0、USB mini
| サポートをご希望ですか？ 次のリソースをご確認ください： | |||
| ステップ 1 | ステップ 2 | ステップ 3 | ステップ 4 |
| EVMK2E Quick-Start Guide (英語) を読む | EVMK2E Hardware (...) | ||
ソフトウェア開発
NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.
Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices (...)
特長
MCSDK
Provides foundational software for ARM+DSP devices. It encapsulates a collection of software elements and tools intended to enable customer application development.
The foundational components include:
- SYS/BIOS real-time embedded operating system on DSP cores
- Linux high-level operating system (...)
Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos. All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)
特長
Linux features
- Open Linux support
- Linux kernel and Bootloaders
- File system
- GUI-based application launcher
- Example applications, including:
- ARM benchmarks: Dhrystone, Linpack, Whetstone
- Cryptography: AES, 3DES, MD5, SHA
- Host tools including flash utility
- Code Composer Studio™ IDE for Linux development
- (...)
特長
The STK-MED contains optimized C64x+ DSP software for processing blocks commonly found in a medical imaging system. The STK-MED contains a detailed algorithm description, API documentation, benchmarks and test bench for each software module.
The software and test benches can either be run on a CCS (...)
特長
The Multicore Video Infrastructure Demo package is built on the Multicore Software Development Kit (MCSDK) to enable the abstraction of platform, networking, and inter-core communications code. Its features include:
- Demonstration Apps
- Demo 1 shows multi channel high density operation with low (...)
特長
- Supports C66x TI DSP platform for little-endian
- Supports single-precision and double-precision floating point
- Supports complex inputs and real inputs
- Supports 1D, 2D and 3D FFT
- Supports Single-core and Multi-core
- API similar to FFTW, includes FFT plan and FFT execute
特長
- Types of functions included:
- Trigonometric and hyperbolic: Sin, Cos, Tan, Arctan, etc.
- Power, exponential, and logarithmic
- Reciprocal
- Square root
- Division
- Natural C Source Code
- Optimized C code with Intrinsics
- Hand-coded assembly-optimized routines
- C-callable routines, which can be inlined and are fully (...)
特長
Image Analysis
- Image boundry and perimeter
- Morphological operation
- Edge detection
- Image Histogram
- Image thresholding
Image filtering and format conversion
- Color space conversion
- Image convolution
- Image correlation
- Error diffusion
- Median filtering
- Pixel expansion
Image compression and decompression
- Forward and (...)
特長
Optimized DSP routines including functions for:
- Adaptive filtering
- Correlation
- FFT
- Filtering and convolution: FIR, biquad, IIR, convolution
- Math: Dot products, max value, min value, etc.
- Matrix operations
Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors
Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)
(上記の) 「GET SOFTWARE」ボタンをクリックして入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI コーデックの各バージョンを入手することもできます。 デモ内のコーデックのバージョンは、入手可能な最新版であることも、最新版ではないこともあります。
特長
- フィールドで強化済みおよびテスト済み
- LINUX と WINDOWS の各インストーラ
- コーデック・エンジン・ベースのテストを実施する際に、標準的な EVM 上で XDC のパッケージ化と検証を実施済み
- エンコーダとデコーダの両方が入手可能
- すべてのコーデックは eXpressDSP™ 準拠であり、XDM 1.x インターフェイスのいずれかを実装
- 性能データは、各コーデックのデータシートで規定済み
- 750MHz 動作のシングルコア C66x DSP から 1.25GHz 動作の 8 コア C66x DSP で構成されたマルチコア SoC にいたるまで、TI の DSP はスケーラブルで電力効率の優れたプラットフォームを提供しています。これにより、低解像度からフル HD やウルトラ HD にいたるまであらゆる解像度のエンコード・ソリューションを実現することができます。
- 以下の表は、TI の DSP を使用してさまざまなエンコード・ソリューションを実現する場合に必要な C66x DSP コアと TMS320C6678 デバイスの推定数を示しています。
- Base、Main、High の各プロファイルをサポート。
- このエンコーダは、以下で説明する性能測定を行う目的で使用します。
H.264 / AVC (オーディオ・ビデオ・コーディング) のエンコード
| H.264 エンコーダのプロファイル | 解像度とフレーム・レート | 必要な 1.25GHz 動作の C66x DSP コアの数 | 必要な 1.25GHz 動作の TMS320C6678 デバイスの数 |
| Base Profile（BP） | 480p30 | 0.5 コア | <1 デバイス |
| Base (...) |
設計ツールとシミュレーション
リファレンス・デザイン
設計ファイル
-
download K2E Clock Generation Reference Design Gerber Files.zip (26925KB) -
download K2E Clock Generation Reference Design Layer Plots (PCBs).zip (7495KB) -
download Power Sequencing for K2E Using UCD9090 Bill of Materials (BOM).zip (60KB) -
download Power Sequencing for K2E Using UCD9090 Gerber Files.zip (22KB) -
download Power Sequencing for K2E Using UCD9090 CAD Files.zip (4863KB)
設計ファイル
-
download K2E Clock Generation Reference Design Bill of Materials (BOM).pdf (83KB) -
download K2E Clock Generation Reference Design Gerber Files.zip (26925KB) -
download K2E Clock Generation Reference Design Layer Plots (PCBs).zip (7495KB) -
download K2E Clock Generation Reference Design CAD Files.pdf (2213KB) -
download K2E Clock Generation Reference Design - CGC Configuration Files.zip (11KB)
CAD/CAE シンボル
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| (ABD) | 1089 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果