プロセッサ・コア
Arm^® Cortex^®-A15 マイクロプロセッサ・ユニット (Arm A15) サブシステム、最大 1000MHz で動作
- Armv7-A アーキテクチャの命令セットを完全に実装
- SIMDv2 (Arm^® Neon™テクノロジ) および VFPv4 (ベクトル浮動小数点ユニット) を内蔵
- 32KB の L1 プログラム・メモリ
- 32KB の L1 データ・メモリ
- 512KB の L2 メモリ
- L1 データ・メモリと L2 メモリのエラー訂正コード (ECC) 保護
- L1 プログラム・メモリのパリティ保護
- グローバル時間ベース・カウンタ (GTC)
  - 64 ビットのフリーランニング・カウンタにより、Arm A15 内部タイマのタイムベースを供給
  - Armv7 MPCore アーキテクチャに準拠した汎用タイマ
C66x 固定小数点および浮動小数点 VLIW DSP サブシステム、最大 1000MHz で動作
- C67x+ および C64x+ コアと完全にオブジェクト・コード互換
- 32KB の L1 プログラム・メモリ
- 32KB の L1 データ・メモリ
- 1024KB の L2 を、L2 RAM またはキャッシュとして構成可能
- L1 プログラム・メモリのエラー検出
- L1 データ・メモリの ECC
- L2 データ・メモリの ECC
産業用サブシステム
最大 2 つのプログラム可能なリアルタイム・ユニットおよび産業用通信サブシステム (PRU-ICSS)、それぞれが次のものをサポート
- 拡張乗算器および累算器を搭載した 2 つのプログラム可能なリアルタイム・ユニット (PRU)、それぞれが次のものをサポート
  - ECC 付きの 16KB のプログラム・メモリ
  - ECC 付きの 8KB のデータ・メモリ
  - CRC32 および CRC16 ハードウェア・アクセラレータ
  - 20 個の拡張 GPIO
  - シリアル・キャプチャ・ユニット (SCU)、直接接続のサポート、16 ビットのパラレル・キャプチャ、28 ビットのシフト、MII_RT、EnDat 2.2 プロトコル、シグマ・デルタ復調
  - スクラッチ・パッドおよび XFR 直接接続
- ECC 付きの 64KB の汎用メモリ
- 各 PRU と接続するように構成可能な、2 つの MII ポートを備えた 1 つのイーサネット MII_RT モジュール (複数の産業用通信プロトコルをサポート)
- 産業用イーサネット機能を管理および生成する産業用イーサネット・ペリフェラル (IEP)
- 内蔵ユニバーサル非同期レシーバ/トランスミッタ (UART) 16550、専用の 192MHz クロックによる 12Mbps PROFIBUS^®
- 産業用イーサネット 64 ビット・タイマを内蔵
- 拡張キャプチャ・モジュール (eCAP) を内蔵
メモリ・サブシステム
マルチコアの共有メモリ・コントローラ (MSMC) と 1024KB の共有 L2 RAM
- 内部の共有 SRAM および DDR EMIF への高性能相互接続を搭載、Arm A15 と C66x の両方からアクセス可能
- Arm I/O コヒーレンシをサポート、Arm A15 は MSMC-SRAM または DDR EMIF にアクセスする他のシステム・マスタとキャッシュ・コヒーレンシを維持
- SRAM で ECC をサポート
最大 36 ビットの DDR 外部メモリ・インターフェイス (EMIF)
- 最高 1066MT/s の DDR3L をサポート
- 4GB のメモリ・アドレス範囲をサポート
- 32 ビット SDRAM データバスと 4 ビットの ECC をサポート
- 16 ビットおよび 32 ビットの SDRAM データバスを ECC なしでサポート
汎用メモリ・コントローラ (GPMC)
- 柔軟な 8 ビットおよび 16 ビットの非同期メモリ・インターフェイス、最大 4 つのチップ・セレクトを使用可能
- NOR、Muxed-NOR、SRAM をサポート
- 汎用メモリ・ポート拡張をサポートし、次のモードに対応
  - 非同期読み取りおよび書き込みアクセス
  - 非同期読み取りページ・アクセス (4、8、16-Word16)
  - 同期読み取りおよび書き込みアクセス
  - ラップ機能なしの同期読み取りバースト・アクセス (4、8、16-Word16)
ネットワーク・サブシステム (NSS)
イーサネット MAC サブシステム (EMAC)
- 1 ポートのギガビット・イーサネット：RMII、MII、RGMII
- 10、100、1000Mbps の全二重に対応
- 10、100Mbps の半二重に対応
- イーサネット・オーディオ・ビデオ・ブリッジ (eAVB) に対応
- 最大フレーム・サイズ：2016 バイト (VLAN では 2020 バイト)
- 8 つの優先度レベルの QOS サポート (802.1p)
- IEEE 1588v2 (2008 付則 D、付則 E、付則 F) により、オーディオ・ビデオ・ブリッジ 802.1AS PTP (Precision Time Protocol) をサポート
- IEEE 1588v2 用のタイムスタンプをサポートする CPTS モジュール
- DSCP 優先度マッピング (IP4v および IPv6)
- PHY 管理用の MDIO モジュール
- 拡張統計収集機能
ナビゲータ・サブシステム (NAVSS)
- 内蔵のパケット DMA コントローラにより、ネットワーク処理を最適化
- 内蔵のキュー・マネージャ (QM) により、ネットワーク処理を最適化
  - 最大 128 のキューをサポート
  - 内部キュー RAM で 2048 のバッファをサポート
暗号化エンジン (SA) で次の機能をサポート
- AES、DES、3DES、SHA1、MD5、SHA2-224、SHA2-256 演算用の暗号化関数ライブラリ
- ハードウェア・コアによりブロック・データ暗号化をサポート
  - 128、192、256 ビット・キーの AES に対応
  - 1、2、3 種類のキーを持つ DES および 3DES に対応
- プログラム可能なモード制御エンジン (MCE)
- 楕円曲線暗号化付きの公開キー・アクセラレータ (PKA)
- 楕円曲線ディフィー・ヘルマン (ECDH) に基づくキー交換およびデジタル署名 (ECDSA) アプリケーション
- SHA1、MD5、SHA2-224、SHA2-256 の認証
- ハードウェア・コアによるキー付きの HMAC 演算
- TRNG (True Random Number Generator)
ディスプレイ・サブシステム
ループ内スケーリング、色空間付きの 1 つのビデオ・パイプをサポート
変換および背景色オーバーレイ
入力データ形式：ビットマップ、RGB16、RGB24、RGB32、ARGB16、ARGB32、YUV420、YUV422、RGB565-A8
サポートしているディスプレイ・インターフェイス
- MIPI^® DPI 2.0 パラレル・インターフェイス
- QVGA、30fps までの RFBI (MIPI-DBI 2.0)
- BT.656 4:2:2
- 1920 × 1080、30fps までの BT.1120 4:2:2
ループ内スケーリング機能
LCD ディスプレイ・インターフェイスは次の機能をサポート
- アクティブ・マトリクス (TFT)
- パッシブ・マトリクス (STN)
- グレイスケール
- TDM
- AC バイアス制御
- ディザリング
- CPR
非同期オーディオ・サンプル・レート・コンバータ (ASRC)
信号対雑音比 (SNR) 140dB の、高性能非同期サンプル・レート・コンバータ
最大 8 つのステレオ・ストリーム (16 オーディオ・チャネル)
入力サンプル周波数の自動センシング/検出
サンプリング・クロックのジッタ減衰
16、18、20、24 ビットのデータ入力/出力
オーディオのサンプル・レート：8kHz～216kHz
入力/出力のサンプリング比：16:1～1:16
グループ・モードでは、複数の ASRC ブロックが同じタイミング・ループを入力または出力に使用
線形位相 FIR フィルタ
コントロール可能なソフト・ミュート
各入力および出力クロック・ゾーンに、独立したクロック・ジェネレータと、レートおよびスタンプ・ジェネレータを搭載
各チャネルおよびグループ、入力と出力に独立した DMA イベント
高速シリアル・インターフェイス
PCI Express^® 2.0ポート、PHY 内蔵
- シングル・レーンの Gen2 準拠ポート
- ルート複合 (RC) およびエンドポイント (EP) モード
最大 2 つの USB 2.0 High-Speed デュアル・ロール・ポートで、PHY を内蔵し、次の機能をサポート
- 次のデュアル・ロール・デバイス (DRD) 機能
  - HS (480Mbps) および FS (12Mbps) 速度の USB 2.0 ペリフェラル (またはデバイス)
  - HS (480Mbps)、FS (12Mbps)、LS (1.5Mbps) 速度の USB 2.0 ホスト
  - USB 2.0 の静的ペリフェラルおよび静的ホスト動作
- 次の機能を持つ xHCI コントローラ
  - ホスト・モードで xHCI 仕様 (リビジョン 1.1) 互換
  - すべての転送モード (制御、バルク、割り込み、アイソクロナス)
  - 各 15 の送信 (TX) および受信 (RX) エンドポイント (EP)、1 つの双方向 EP0 エンドポイント
フラッシュ・メディア・インターフェイス
QSPI™(XIP 搭載) および最大 4 つのチップ・セレクトで、次の機能をサポート
- メモリ・マップ直接モード動作により、フラッシュ・データを転送し、フラッシュ・メモリからコードを実行 (XIP)
- 最大 96MHz までサポート
- ECC 付きの内部 SRAM バッファ
- 高速の読み取りデータ・キャプチャ機構
2 つのマルチメディア・カード (MMC) およびセキュア・デジタル (SD) ポート
- JEDEC JESD84 v4.5-A441 と、SDA3.00 標準の SD3.0 物理レイヤをサポート
- MMC0 は 3.3V I/O で次のものに対応
  - SD DS および HS モード
  - eMMC モードで最高 48MHz の HS-SDR
- MMC1 は eMMC 用に 1.8V I/O モードをサポート、最高 48MHz、4 および 8 ビットのバス幅で HS-SDR および DDR に対応
オーディオ・ペリフェラル
3 つのマルチチャネル・オーディオ・シリアル・ポート (McASP) ペリフェラル
- 最高 50MHz の送信および受信クロック
- McASP ごとに、2 つの独立したクロック・ゾーンと、独立した送信および受信クロック
- McASP0、McASP1、McASP2 用に、それぞれ 16、10、6 本のシリアル・データ・ピン
- TDM、I2S、および類似フォーマットをサポート
- DIT モードをサポート
- 内蔵の FIFO バッファによりシステム・トラフィックを最適化
マルチチャネルのバッファ付き・シリアル・ポート (McBSP)
- 最高 50MHz の送信および受信クロック
- 2 つのクロック・ゾーンと 2 つのシリアル・データ・ピン
- TDM、I2S、および類似フォーマットをサポート
車載用ペリフェラル
2 つの CAN (Controller Area Network) ポート
- CAN v2.0 Part A、B (ISO 11898-1) プロトコルをサポート
- 最高 1Mbps のビット・レート
- デュアル・クロック・ソース
- メッセージ RAM の ECC 保護
1 つのメディア・ローカル・バス (MLB)
- 3 ピン (MOST50、1024 × Fs まで) および 6 ピン (MOST150、2048 × Fs まで) バージョンの MediaLB^®物理レイヤ仕様 v4.2 をサポート
- 64 の論理チャネル上で、すべての種類のデータ転送をサポート (同期ストリーム、アイソクロナス、非同期パケット、制御メッセージ)
- 3 線式の MOST 150 プロトコルをサポート
リアルタイム制御インターフェイス
6 つの拡張高分解能パルス幅変調 (eHRPWM) モジュール、各カウンタが次のものをサポート
- 周期および周波数制御機能付きの専用 16 ビット・タイム・ベース
- シングル・エッジ動作の 2 つの独立した PWM 出力
- デュアル・エッジ対称動作の 2 つの独立した PWM 出力
- デュアル・エッジ非対称動作の 1 つの独立した PWM 出力
2 つの 32 ビット拡張キャプチャ・モジュール (eCAP)
- 1 つのキャプチャ入力、または 1 つの補助 PWM 出力構成オプションに対応
- 4 つのイベント・タイムスタンプ・レジスタ (各 32 ビット)
- 4 つのイベントのいずれかが発生したときの割り込み
3 つの 32 ビット拡張直交パルス・エンコーダ・モジュール (eQEP)、それぞれが次の機能をサポート
- 直交デコード
- 位置測定用の位置カウンタおよび制御ユニット
- 速度および周波数測定用のユニット・タイム・ベース
一般的な接続機能
3 つの I²C (Inter-Integrated Circuit) インターフェイス、それぞれが次の機能をサポート
- Standard (最高 100kHz) および
  Fast (最高 400kHz) モード
- 7 ビット・アドレッシング・モード
- 最大 4M ビットの EEPROM サイズに対応
4 つのシリアル・ペリフェラル・インターフェイス (SPI)、それぞれが次の機能をサポート
- マスタ・モードでは最高 50MHz、スレーブ・モードでは最高 25MHz で動作
- 2 つのチップ・セレクト
3 つの UART インターフェイス
- すべての UART は 16C750 互換で、最高 3M ボーで動作
- UART0 は完全なモデム制御付き、DSR、DTR、DCD、RI 信号付きの 8 ピンをサポート
- UART1 および UART2 は 4 ピンのインターフェイス
汎用 I/O (GPIO)
- 最大 212 の GPIO が他のインターフェイスと多重化
- 割り込みピンとして構成可能
タイマおよびその他のモジュール
7 つの 64 ビット・タイマ
- Arm A15 および DSP コア専用の、2 つの 64 ビット・タイマ (コアごとに 1 つのタイマ)
  - ウォッチドッグおよび汎用 (GP)
- 4 つの 64 ビット・タイマは汎用目的に共有
- 各 64 ビット・タイマは 2 つの独立した 32 ビット・タイマとして構成可能
- PMMC 専用の 1 つの 64 ビット・タイマ
- 2 つのタイマ入力/出力ピンのペア
プロセッサ間通信
- メッセージ・マネージャによりマルチプロセッサから PMMC へのアクセスをサポート
  - 論理キューとの間で、メッセージのプッシュおよびポップのハードウェア・アクセラレーションをサポート
  - 最大 64 のキューと 128 のメッセージをサポート
- 最大 64 の独立したセマフォと 16 のマスタ (デバイス・コア) を持つセマフォ・モジュール
128 (2 × 64) チャネルと 1024 (2 × 512) PaRAM エントリを持つ EDMA
Keystone II システム・オン・チップ (SoC) アーキテクチャ
セキュリティ
- 汎用 (GP) および高セキュリティ (HS) デバイスに対応
- セキュア・ブートのサポート
- 顧客セカンダリ・キーのサポート
- 顧客キー用の 4KB の OTP (One-Time Programmable) ROM
パワー・マネージメント
- パワー・マネージメント・マイクロコントローラ (PMMC) 技術を統合
UART、I²C、SPI、GPMC、SD または eMMC、USB デバイスのファームウェア・アップグレード v1.1、 PCIe^®、イーサネット・インターフェイスからの 1 次ブートをサポート
Arm CoreSight™サポートおよびトレース機能を搭載した Keystone II デバッグ・アーキテクチャ
動作温度 (T_J)：
-40°C～125°C (車載用)
-40°C～105°C (拡張)
-0°C～90°C (民生用)

open-in-new

その他の Arm ベースのプロセッサ

66AK2G1x は、TI の実績ある Keystone II (KS2) アーキテクチャに基づく異種マルチコア・システム・オン・チップ (SoC) デバイス・ファミリです。これらのデバイスは、DSP と Arm の両方の性能を必要とするアプリケーションに対応し、高速ペリフェラルおよびメモリ・インターフェイス、ネットワークおよび暗号化機能のためのハードウェア・アクセラレータ、およびハイレベル・オペレーティング・システム (HLOS) のサポートを統合しています。

KS2 ベースの既存 SoC デバイスと同様に、66AK2G1x を使用すると、DSP および Arm コアの両方が、システム内のすべてのメモリおよびペリフェラルのマスタとなることができます。このアーキテクチャはソフトウェアの柔軟性を最大限に高め、DSP と ARM のどちらを中心としたシステムも設計できます。

66AK2G1x は、プロセッサ・コア、共有メモリ、モジュールの組み込みメモリ、および外部メモリ・インターフェイスにエラー訂正コード (ECC) を広範に実装することで、デバイスの信頼性が大幅に向上しています。ソフト・エラー・レート (SER) および電源オン時間 (POH) の完全な分析から、指定された 66AK2G1x 部品は広範な産業用および車載用の要件を満たすことが示されています。

新しいプロセッサ SDK が追加された 66AK2G1x 開発プラットフォームにより、プロセッサ・コア間でシームレスなタスク管理を可能にする TI-RTOS だけでなく、主なオープン・ソース Linux、CCS 6.x、OS から独立した各種デバイス・ドライバを非常に簡単に使用できます。本デバイスは、システム・トレース、Arm CoreSight コンポーネントのシームレスな統合など、TI と Arm の最新の技術革新による先進のデバッグおよびトレース機能を備えています。

複製防止や不正なソフトウェア更新からの保護のため、セキュア・ブートも有効にできます。セキュア・ブートの詳細については、TI 販売代理店にお問い合わせください。

open-in-new

その他の Arm ベースのプロセッサ

ダウンロード

技術資料

star

= TI が選択したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。

すべて表示 48

	種類	タイトル	英語版のダウンロード	日付
*	データシート	66AK2G1x マルチコアDSP+Arm KeyStone II システム・オン・チップ (SoC) データシート (Rev. E 翻訳版)	最新の英語版をダウンロード (Rev.F)	2019年 6月 5日
*	エラッタ	66AK2G1x Errata (Rev. B)		2018年 6月 20日
*	ユーザー・ガイド	66AK2Gx Multicore DSP + ARM Keystone II System-on-Chip (SOC) TRM (Rev. I)		2019年 4月 18日
	アプリケーション・ノート	Keystone Error Detection and Correction EDC ECC (Rev. A)		2021年 6月 25日
	アプリケーション・ノート	How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A)		2021年 5月 19日
	アプリケーション・ノート	Industrial Communication Protocols Supported on Sitara™ Processors (Rev. C)		2020年 12月 16日
	アプリケーション・ノート	PRU-ICSS Feature Comparison (Rev. D)		2020年 3月 9日
	アプリケーション・ノート	FFT		2019年 6月 11日
	ホワイト・ペーパー	Sitara Processor Security (Rev. D)		2019年 5月 9日
	アプリケーション・ノート	KeyStone II DDR3 interface bring-up		2019年 3月 7日
	技術記事	Bringing the next evolution of machine learning to the edge		2018年 11月 27日
	技術記事	Industry 4.0 spelled backward makes no sense – and neither does the fact that you haven’t heard of TI’s newest processor yet		2018年 10月 30日
	アプリケーション・ノート	High-Speed Interface Layout Guidelines (Rev. H)		2018年 10月 11日
	技術記事	How quality assurance on the Processor SDK can improve software scalability		2018年 8月 22日
	ユーザー・ガイド	66AK2Gxベース・システムのメモリ信頼性を向上するDDR ECCのリファレンス・デザイン (Rev. B 翻訳版)	英語版をダウンロード (Rev.B)	2018年 7月 12日
	ホワイト・ペーパー	Designing professional audio mixers for every scenario		2018年 6月 28日
	アプリケーション・ノート	66AK2G1x General-Purpose EVM Power Distribution		2018年 3月 14日
	ユーザー・ガイド	PRU Assembly Instruction User Guide		2018年 2月 16日
	アプリケーション・ノート	66AK2G12 Power Consumption Summary		2018年 2月 9日
	アプリケーション・ノート	DDR3 Design Requirements for KeyStone Devices (Rev. C)		2018年 1月 23日
	アプリケーション・ノート	66AK2G0* Power Estimation Tool		2018年 1月 19日
	ユーザー・ガイド	TPS65911AA User’s Guide for 66AK2G12 Processor (Rev. A)		2017年 12月 18日
	ユーザー・ガイド	66AK2Gx Hardware Design Guide (Rev. A)		2017年 11月 14日
	ユーザー・ガイド	66AK2G02 BGA Escape Routing Stackup (Rev. A)		2017年 11月 14日
	アプリケーション・ノート	66AK2G02 Schematic Checklist (Rev. A)		2017年 11月 14日
	ユーザー・ガイド	K2G General Purpose Evaluation Module (EVMK2G) TRM (Rev. A)		2017年 9月 20日
	ホワイト・ペーパー	Designing Embedded Systems for High Reliability With 66AK2Gx (Rev. A)		2017年 8月 28日
	ホワイト・ペーパー	Getting Personal with 66AK2G02 (Rev. A)		2017年 8月 2日
	その他の技術資料	K2G General-Purpose (GP) EVM Quick Start Guide (Rev. A)		2017年 7月 27日
	ホワイト・ペーパー	Voice as the user interface – a new era in speech processing white Paper		2017年 5月 9日
	アプリケーション・ノート	Processor SDK RTOS Audio Benchmark Starterkit		2017年 4月 12日
	セレクション・ガイド	TI Components for Aerospace and Defense Guide (Rev. E)		2017年 3月 22日
	ユーザー・ガイド	K2G Industrial Communications Engine (K2G ICE)		2017年 2月 28日
	その他の技術資料	K2G Industrial Communications Evaluation (ICE) Module Quick Start Guide		2017年 2月 2日
	技術記事	Clove: Low-Power video solutions based on Sitara™ AM57x processors		2016年 7月 21日
	ユーザー・ガイド	TPS659118 User's Guide		2016年 5月 2日
	アプリケーション・ノート	SERDES Link Commissioning on KeyStone I and II Devices		2016年 4月 13日
	その他の技術資料	K2G Audio Daughter Card (Beta) Quick Start Guide		2016年 3月 14日
	ホワイト・ペーパー	Multicore SoCs stay a step ahead of SoC FPGAs		2016年 2月 23日
	アプリケーション・ノート	TI DSP Benchmarking		2016年 1月 13日
	アプリケーション・ノート	Keystone II DDR3 Debug Guide		2015年 10月 16日
	アプリケーション・ノート	Keystone II DDR3 Initialization		2015年 1月 26日
	アプリケーション・ノート	Hardware Design Guide for KeyStone II Devices		2014年 3月 24日
	ユーザー・ガイド	C66x CorePac User's Guide (Rev. C)		2013年 6月 28日
	アプリケーション・ノート	Power Consumption Guide for the C66x		2011年 10月 6日
	ホワイト・ペーパー	Middleware/Firmware design challenges due to dynamic raw NAND market		2011年 5月 19日
	ユーザー・ガイド	C66x DSP Cache User's Guide		2010年 11月 9日
	ユーザー・ガイド	DRx52x Inter-Integrated Circuit (I2C) Reference Guide		2010年 11月 9日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

ドーター・カードダウンロード

66AK2Gx（K2G）オーディオ・ドーター・カード

AUDK2G

document-generic

ユーザー・ガイド

499

概要

The K2G Audio Daughter Card is designed to work in conjunction with the K2G General Purpose EVM (EVMK2G) or EVMK2GX and the EVMK2G or EVMK2GX is required for Audio Daughter Card operation. The Daughter Card allows users to develop multichannel audio applications such as A/V receivers (...)

特長

Audio expansion compatible with the K2G General Purpose EVM
Eight channels of analog input
Sixteen channels of analog output
S/PDIF input (optical or coaxial)
S/PDIF output (coaxial)
I2S header for external I/O (HDMI, etc.)

プロトコル	サポート対象デバイス
EtherCAT	AM335x、 AM437x、 AM57x、 AMIC110、AMIC120、AM654x
Profinet	AM335x、AM437x、AM57x、 AMIC110、AMIC120
Ethernet/IP	AM335x、AM437x、AM57x、 AMIC110、AMIC120
Profibus スレーブ	AM335x、AM437x、AM57x、 AMIC110、AMIC120
(...)

66AK2G12

1 個の Arm A15 コアと 1 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm

66AK2G12

製品の詳細

技術資料

設計と開発

概要

特長

概要

特長

概要

特長

概要

特長

特長

特長

Code Composer Studio™ - 統合開発環境（IDE）

特長

ダウンロード

追加情報

特長

設計ファイル

設計ファイル

設計ファイル

設計ファイル

設計ファイル

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

トレーニング・シリーズ

ビデオ