製品の詳細

Sample rate (Max) (MSPS) 3200, 6400 Resolution (Bits) 8 Number of input channels 2, 1 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 2800 Architecture Folding Interpolating SNR (dB) 49.4 ENOB (Bits) 7.8 SFDR (dB) 69 Operating temperature range (C) -40 to 85 Input buffer Yes
Sample rate (Max) (MSPS) 3200, 6400 Resolution (Bits) 8 Number of input channels 2, 1 Interface type JESD204B Analog input BW (MHz) 8000 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 2800 Architecture Folding Interpolating SNR (dB) 49.4 ENOB (Bits) 7.8 SFDR (dB) 69 Operating temperature range (C) -40 to 85 Input buffer Yes
FCBGA (AAV) 144 100 mm² 10 x 10
  • ADC コア
    • 8 ビットの分解能
    • シングル・チャネル・モードで最大 6.4GSPS
    • デュアル・チャネル・モードで最大 3.2GSPS
  • 性能仕様 (fIN = 997MHz)
    • ENOB:7.8 ビット
    • SFDR
      • デュアル・チャネル・モード:67dBFS
      • シングル・チャネル・モード:62dBFS
  • バッファ付きアナログ入力、VCMI = 0V
    • アナログ入力帯域幅 (-3dB):8.0GHz
    • 使用可能な入力周波数範囲: >10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8VPP
    • アナログ入力同相 (VICM):0V
  • ノイズなしのアパーチャ遅延 (TAD) 調整
    • 高精度のサンプリング制御: 19fsステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能
    • SYSREFタイミングの自動較正
    • サンプル・マーキング用のタイムスタンプ
  • JESD204B シリアル・データ・インターフェイス
    • サブクラス0および1をサポート
    • 最大レーン速度: 12.8Gbps
    • 最大16レーンを使用できるためレーン速度を低減可能
  • 消費電力:2.8W
  • 電源:1.1V、1.9V
  • ADC コア
    • 8 ビットの分解能
    • シングル・チャネル・モードで最大 6.4GSPS
    • デュアル・チャネル・モードで最大 3.2GSPS
  • 性能仕様 (fIN = 997MHz)
    • ENOB:7.8 ビット
    • SFDR
      • デュアル・チャネル・モード:67dBFS
      • シングル・チャネル・モード:62dBFS
  • バッファ付きアナログ入力、VCMI = 0V
    • アナログ入力帯域幅 (-3dB):8.0GHz
    • 使用可能な入力周波数範囲: >10GHz
    • フルスケール入力電圧 (VFS、デフォルト):0.8VPP
    • アナログ入力同相 (VICM):0V
  • ノイズなしのアパーチャ遅延 (TAD) 調整
    • 高精度のサンプリング制御: 19fsステップ
    • 同期およびインターリーブ動作を簡素化
    • 遅延は温度および電圧に対して不変
  • 使いやすい同期機能
    • SYSREFタイミングの自動較正
    • サンプル・マーキング用のタイムスタンプ
  • JESD204B シリアル・データ・インターフェイス
    • サブクラス0および1をサポート
    • 最大レーン速度: 12.8Gbps
    • 最大16レーンを使用できるためレーン速度を低減可能
  • 消費電力:2.8W
  • 電源:1.1V、1.9V

ADC08DJ3200デバイスはRFサンプリング、ギガ・サンプルのアナログ/デジタル・コンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。ADC08DJ3200はデュアル・チャネル・モードで最大3200MSPS、シングル・チャネル・モードで最大6400MSPSをサンプリングできます。チャネル数(デュアル・チャネル・モード)とナイキスト帯域幅(シングル・チャネル・モード)のトレードオフをプログラム可能なため、多くのチャネル数や広い瞬間的な信号帯域幅を必要とするアプリケーションの両方の要求に対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅(-3dB)は8.0GHzで、使用可能な周波数はデュアル・チャネルとシングル・チャネル・モードの両方で-3dBのポイントを超えて拡大されるため、Lバンド、Sバンド、Cバンド、Xバンドを直接RFサンプリングでき、周波数の機動性が高いシステムを実現できます。

ADC08DJ3200は高速のJESD204B出力インターフェイスを使用し、最大16の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス1に準拠しています。シリアル出力レーンは最高12.8Gbpsをサポートし、ビット・レートとレーン数のトレードオフを設定可能です。 5GSPSでは、12.5Gbpsで動作するレーンが4つしか必要なく、16レーンを使用してレーン速度を3.125Gbpsに落とすこともできます。 革新的な同期機能として、ノイズなしのアパーチャ遅延(TAD)調整、SYSREFのウィンドウ処理などがあり、位相アレイ・レーダーやMIMO通信のシステム設計を簡素化できます。

ADC08DJ3200デバイスはRFサンプリング、ギガ・サンプルのアナログ/デジタル・コンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。ADC08DJ3200はデュアル・チャネル・モードで最大3200MSPS、シングル・チャネル・モードで最大6400MSPSをサンプリングできます。チャネル数(デュアル・チャネル・モード)とナイキスト帯域幅(シングル・チャネル・モード)のトレードオフをプログラム可能なため、多くのチャネル数や広い瞬間的な信号帯域幅を必要とするアプリケーションの両方の要求に対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅(-3dB)は8.0GHzで、使用可能な周波数はデュアル・チャネルとシングル・チャネル・モードの両方で-3dBのポイントを超えて拡大されるため、Lバンド、Sバンド、Cバンド、Xバンドを直接RFサンプリングでき、周波数の機動性が高いシステムを実現できます。

ADC08DJ3200は高速のJESD204B出力インターフェイスを使用し、最大16の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス1に準拠しています。シリアル出力レーンは最高12.8Gbpsをサポートし、ビット・レートとレーン数のトレードオフを設定可能です。 5GSPSでは、12.5Gbpsで動作するレーンが4つしか必要なく、16レーンを使用してレーン速度を3.125Gbpsに落とすこともできます。 革新的な同期機能として、ノイズなしのアパーチャ遅延(TAD)調整、SYSREFのウィンドウ処理などがあり、位相アレイ・レーダーやMIMO通信のシステム設計を簡素化できます。

ダウンロード

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
7 資料すべて表示
種類 タイトル 英語版のダウンロード 日付
* データシート ADC08DJ3200 6.4GSPS シングル・チャネルまたは 3.2GSPS デュアル・チャネル、8 ビット、RF サンプリングのアナログ / デジタル・コンバータ (ADC) データシート (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2020年 7月 11日
技術記事 Keys to quick success using high-speed data converters 2020年 10月 13日
技術記事 How to achieve fast frequency hopping 2019年 3月 3日
アプリケーション・ノート Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design 2018年 5月 30日
ユーザー・ガイド ADC12DJ3200 Evaluation Module User's Guide (Rev. A) 2018年 1月 9日
技術記事 RF sampling: Learning more about latency 2017年 2月 9日
技術記事 Why phase noise matters in RF sampling converters 2016年 11月 28日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

ADC08DJ3200EVM — ADC08DJ3200 8 ビット、デュアル 3.2GSPS / シングル 6.4GSPS、RF サンプリング ADC の評価モジュール

The ADC08DJ3200 evaluation module (EVM) allows for the evaluation of the ADC08DJ3200 device. ADC08DJ3200 is a low-power, 8-bit, dual-channel 3.2-GSPS or single-channel 6.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter with (...)

在庫あり
制限: 3
ファームウェア

TI-JESD204-IP — JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアの皆様が開発する際に、迅速な経路をたどれるように設計したものです。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI (...)

評価基板 (EVM) 向けの GUI

ADC12DJxx00 GUI (Rev. A)

SLAC745A.ZIP (177821 KB)
シミュレーション・モデル

ADC12DJ3200 IBIS Model

SLVMC42.ZIP (36 KB) - IBIS Model
シミュレーション・モデル

ADC12DJ3200 IBIS-AMI Model

SLVMC55.ZIP (5569 KB) - IBIS-AMI Model
シミュレーション・ツール

PSPICE-FOR-TI — PSpice® for TI design and simulation tool

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
計算ツール

FREQ-DDC-FILTER-CALC — RF サンプリング周波数プランナー、アナログ・フィルタ、DDC Excel™ カリキュレータ

This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of (...)

リファレンス・デザイン

TIDA-01021 — DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン

高速マルチチャネル・アプリケーションはシステムの SNR、SFDR(スプリアス・フリー・ダイナミック・レンジ)、ENOB(実効ビット数)を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ~ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz (...)
リファレンス・デザイン

TIDA-01022 — DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン

This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew (...)
パッケージ ピン数 ダウンロード
FCBGA (AAV) 144 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ