ADC08DJ3200
- ADC コア
- 8 ビットの分解能
- シングル・チャネル・モードで最大 6.4GSPS
- デュアル・チャネル・モードで最大 3.2GSPS
- 性能仕様 (fIN = 997MHz)
- ENOB:7.8 ビット
- SFDR
- デュアル・チャネル・モード:67dBFS
- シングル・チャネル・モード:62dBFS
- バッファ付きアナログ入力、VCMI = 0V
- アナログ入力帯域幅 (-3dB):8.0GHz
- 使用可能な入力周波数範囲: >10GHz
- フルスケール入力電圧 (VFS、デフォルト):0.8VPP
- アナログ入力同相 (VICM):0V
- ノイズなしのアパーチャ遅延 (TAD) 調整
- 高精度のサンプリング制御: 19fsステップ
- 同期およびインターリーブ動作を簡素化
- 遅延は温度および電圧に対して不変
- 使いやすい同期機能
- SYSREFタイミングの自動較正
- サンプル・マーキング用のタイムスタンプ
- JESD204B シリアル・データ・インターフェイス
- サブクラス0および1をサポート
- 最大レーン速度: 12.8Gbps
- 最大16レーンを使用できるためレーン速度を低減可能
- 消費電力:2.8W
- 電源:1.1V、1.9V
ADC08DJ3200デバイスはRFサンプリング、ギガ・サンプルのアナログ/デジタル・コンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。ADC08DJ3200はデュアル・チャネル・モードで最大3200MSPS、シングル・チャネル・モードで最大6400MSPSをサンプリングできます。チャネル数(デュアル・チャネル・モード)とナイキスト帯域幅(シングル・チャネル・モード)のトレードオフをプログラム可能なため、多くのチャネル数や広い瞬間的な信号帯域幅を必要とするアプリケーションの両方の要求に対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅(-3dB)は8.0GHzで、使用可能な周波数はデュアル・チャネルとシングル・チャネル・モードの両方で-3dBのポイントを超えて拡大されるため、Lバンド、Sバンド、Cバンド、Xバンドを直接RFサンプリングでき、周波数の機動性が高いシステムを実現できます。
ADC08DJ3200は高速のJESD204B出力インターフェイスを使用し、最大16の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス1に準拠しています。シリアル出力レーンは最高12.8Gbpsをサポートし、ビット・レートとレーン数のトレードオフを設定可能です。 5GSPSでは、12.5Gbpsで動作するレーンが4つしか必要なく、16レーンを使用してレーン速度を3.125Gbpsに落とすこともできます。 革新的な同期機能として、ノイズなしのアパーチャ遅延(TAD)調整、SYSREFのウィンドウ処理などがあり、位相アレイ・レーダーやMIMO通信のシステム設計を簡素化できます。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | ADC08DJ3200 6.4GSPS シングル・チャネルまたは 3.2GSPS デュアル・チャネル、8 ビット、RF サンプリングのアナログ / デジタル・コンバータ (ADC) データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2020年 7月 11日 |
アプリケーション・ノート | Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design | 2018年 5月 30日 | ||||
EVM ユーザー ガイド (英語) | ADCxxDJxx00 Evaluation Module User's Guide (Rev. A) | 2018年 1月 9日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC08DJ3200EVM — ADC08DJ3200 8 ビット、デュアル 3.2GSPS / シングル 6.4GSPS、RF サンプリング ADC の評価基板
ADC08DJ3200 評価基板 (EVM) を採用すると、ADC08DJ3200 デバイスを評価できます。ADC08DJ3200 は、低消費電力、8 ビット、デュアルチャネル 3.2GSPS またはシングルチャネル 6.4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きのアナログ入力を採用しているほか、デジタル・ダウンコンバータを内蔵しています。このダウンコンバータはプログラマブルな数値制御発振器 (NCO) を内蔵しているほか、デシメーション設定にも対応しており、JESD204B インターフェイスを 1 個搭載しています。
この (...)
TI-JESD204-IP — 高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)
JESD204 rapid design IP (迅速設計知的財産) は、TI (...)
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.
In the concept phase, a frequency-planning tool enables fine tuning of (...)
サポート対象の製品とハードウェア
製品
レシーバ
高速 ADC(≧10 MSPS)
RF サンプリング・トランシーバ
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TIDA-01021 — DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン
TIDA-01022 — DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン
パッケージ | ピン数 | ダウンロード |
---|---|---|
FCCSP (AAV) | 144 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。