トップ

製品の詳細

パラメータ

Sample rate (Max) (MSPS) 5200, 10400 Resolution (Bits) 8 Number of input channels 2, 1 Interface type JESD204B, JESD204C Analog input BW (MHz) 8100 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.825 Power consumption (Typ) (mW) 3700 Architecture Folding Interpolating SNR (dB) 48.8 ENOB (Bits) 7.8 SFDR (dB) 65 Operating temperature range (C) -40 to 85 Input buffer Yes open-in-new その他の 高速 ADC (10MSPS 超過)

パッケージ|ピン|サイズ

FCBGA (AAV) 144 100 mm² 10 x 10 open-in-new その他の 高速 ADC (10MSPS 超過)

特長

  • ADC core:
    • 8-bit resolution
    • Up to 10.4 GSPS in single-channel mode
    • Up to 5.2 GSPS in dual-channel mode
  • Performance specifications:
    • Noise floor (–20 dBFS, VFS = 1 VPP-DIFF):
      • Dual-channel mode: –143.4 dBFS/Hz
      • Single-channel mode: –146.2 dBFS/Hz
    • ENOB (dual channel, FIN = 2.4 GHz, TYP): 7.8 Bits
  • Buffered analog inputs with VCMI of 0 V:
    • Analog input bandwidth (–3 dB): 8.1 GHz
    • Usable input frequency range: > 10 GHz
    • Full-scale input voltage (VFS, default): 0.8 VPP
  • Noiseless aperture delay (tAD) adjustment:
    • Precise sampling control: 19-fs Step
    • Simplifies synchronization and interleaving
    • Temperature and voltage invariant delays
  • Easy-to-use synchronization features:
    • Automatic SYSREF timing calibration
    • Timestamp for sample marking
  • JESD204C serial data interface:
    • Maximum lane rate: 17.16 Gbps
    • Support for 64b/66b and 8b/10b encoding
    • 8b/10b modes are JESD204B compatible
  • Peak RF Input Power (Diff): +26.5 dBm (+ 27.5 dBFS, 560x fullscale power)
  • Programmable FIR filter for equalization
  • Power consumption: 3.8 W
  • Power supplies: 1.1 V, 1.9 V
open-in-new その他の 高速 ADC (10MSPS 超過)

概要

The ADC08DJ5200RF device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that directly samples input frequencies from DC to above 10 GHz. The ADC08DJ5200RF can be configured as a dual-channel, 5.2 GSPS ADC or single-channel, 10.4 GSPS ADC. Support of a useable input frequency range of up to 10 GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.

The ADC08DJ5200RF uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16 Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.

Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. A programmable FIR filter allows on-chip equalization.

open-in-new その他の 高速 ADC (10MSPS 超過)
ダウンロード

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 6
種類 タイトル 英語版のダウンロード 日付
* データシート ADC08DJ5200RF 10.4-GSPS Single-Channel or 5.2-GSPS Dual-Channel, 8-bit, RF-Sampling Analog-to-Digital Converter (ADC) データシート 2018年 3月 8日
ユーザー・ガイド ADCxxDJ5200RF Evaluation Module User's Guide (Rev. A) 2021年 6月 28日
技術記事 Keys to quick success using high-speed data converters 2020年 10月 13日
技術記事 How to achieve fast frequency hopping 2019年 3月 3日
技術記事 RF sampling: Learning more about latency 2017年 2月 9日
技術記事 Why phase noise matters in RF sampling converters 2016年 11月 28日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
1999
概要

ADC08DJ5200RF 評価基板 (EVM) は、ADC08DJ5200RF を評価するためのプラットフォームです。ADC08DJ5200RF は、低消費電力、8 ビット、デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きアナログ入力と統合型デジタル・ダウン・コンバータに加えて、JESD204B/C インターフェイスも搭載しています。この EVM は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。

クロック・シンセサイザである LMX2594 と JESD204B/C クロック・ジェネレータである LMK04828 は ADC08DJ5200RFEVM に搭載済みであり、包括的な JESD204B/C subclass 1 のクロック供給ソリューションに対応する超低ジッタの ADC デバイス・クロックと SYSREF を供給するように構成することができます。

ADC08DJ5200RF、LMX2594、LMK04828 は、使いやすいソフトウェア GUI を使用して制御することができ、多様な用途に合わせた迅速な構成が可能です。

ADC08DJ5200RFEVM は、高速 FPGA メザニン・カード (FMC (...)

特長
  • フレキシビリティの高いトランス結合型のアナログ入力により、多様な信号源と広い周波数範囲に対応可能
  • 使いやすいソフトウェア GUI から USB インターフェイスを経由して、多様な構成の ADC08DJ5200RF と LMX2594 と LMK04828 を制御することが可能
  • 高速データ・コンバータ Pro ソフトウェア (DATACONVERTERPRO-SW) を使用すると、ADC の性能を迅速に評価可能
  • TSW14J57EVM データ・キャプチャ・カード (別売り) との接続が容易

ソフトウェア開発

ファームウェア ダウンロード
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアの皆様が開発する際に、迅速な経路をたどれるように設計したものです。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ・コンバータと組み合わせて使用する目的で、ロイヤルティ・フリーの提供を実施しています。 TI は、初期リンクの構成に関して、開発ユーザーの皆様を支援する予定です。特定の FPGA プラットフォームと TI のデータ・コンバータの JMODE の間での使用を想定したカスタマイズに対応します。TI は、この IP のテストを終えて展開する準備ができた段階で、セキュア・ダウンロード・リンクを経由してこの IP を提供します。

JESD204 rapid design IP は、以下の各 FPGA ファミリをサポートします。

  • Xilinx® Virtex™ UltraScale™ と UltraScale+™
  • Xilinx Kintex™ UltraScale と UltraScale+
  • Xilinx Zynq™ UltraScale+ と Zynq UltraScale+ (Auto (...)
特長
  • JEDEC の JESD204a/b/c の各プロトコルとの互換性あり
  • サブクラス 1 の確定的待ち時間とマルチデバイス同期機能をサポート
  • サポート対象のレーン・レート
    • 8b/10b モードで最大 16.375Gbps
    • 64b/66b モードで最大 20Gbps
  • プロトコル関連のすべてのエラーに関する検出機能と報告機能をサポート
  • 内蔵のトランスポート層は、レーンのデータをサンプリング・データに変換 (HD モードではサポートしない)
  • FPGA 内部でロジックとメモリのフットプリントを最適化済みであり、アプリケーション・ロジック向けのリソースを解放 (また、該当する場合は、FPGA の小型化や低コスト化に貢献)
  • ラインのレートに対して非同期であるクロック・レートでデータをエクスポートするなど、斬新な設計機能を搭載

設計ツールとシミュレーション

シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (AAV) 144 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ