Sample rate (Max) (MSPS) 1000, 2000 Resolution (Bits) 10 Number of input channels 2, 1 Interface type Parallel LVDS Analog input BW (MHz) 2800 Features Ultra High Speed Rating Space Input range (Vp-p) 0.8 Power consumption (Typ) (mW) 2770 Architecture Folding Interpolating SNR (dB) 56.8 ENOB (Bits) 9 SFDR (dB) 67.6 Operating temperature range (C) -55 to 125, 25 to 25 Input buffer Yes open-in-new その他の 高速 ADCs (>10MSPS)


CCGA (NAA) 376 open-in-new その他の 高速 ADCs (>10MSPS)


  • Total Ionizing Dose 100 krad(Si)
  • Single Event Latch-Up 120 Mev-cm2/mg
  • Excellent Accuracy and Dynamic Performance
  • Low Power Consumption
  • R/W SPI Interface for Extended Control Mode
  • Internally Terminated, Buffered, Differential Analog Inputs
  • Ability to Interleave the 2 Channels to Operate 1 Channel at Twice the Conversion Rate
  • Test Patterns at Output for System Debug
  • Programmable 15-Bit Gain and 12-Bit Plus Sign Offset Adjustments
  • Option of 1:2 Demuxed or 1:1 Non-demuxed LVDS Outputs
  • Auto-sync Feature for Multi-chip Systems
  • Single 1.9 ±0.1-V Power Supply
  • 376 Ceramic Pin Grid Array Package (28.2 mm x 28.2 mm x 3.1 mm with 1.27 mm ball-pitch)
open-in-new その他の 高速 ADCs (>10MSPS)


The ADC10D1000 is the latest advance in TI's Ultra-High-Speed ADC family of products. This low-power, high-performance CMOS analog-to-digital converter digitizes signals at 10-bit resolution at sampling rates of up to 1.0 GSPS in dual channel mode or 2.0 GSPS in single channel mode. The ADC10D1000 achieves excellent accuracy and dynamic performance while consuming a typical 2.9 W of power. This space grade, Radiation Tolerant part is rad hard to a single event latch up level of greater than 120MeV and a total dose (TID) of 100 krad(Si). The product is packaged in a hermatic 376 column thermally enhanced CPGA package rated over the temperature range of -55°C to +125°C.

The ADC10D1000 builds upon the features, architecture and functionality of the 8-bit GHz family of ADCs. New features include an auto-sync feature for multi-chip synchronization, independent programmable15-bit gain and 12-bit offset adjustment per channel, LC tank filter on the clock input, and the option of two's complement format for the digital output data. The unique folding and interpolating architecture, the fully differential comparator design, the innovative design of the internal track-and-hold amplifier and the self-calibration scheme enable a very flat response of all dynamic parameters beyond Nyquist, producing a high 8.9 Effective Number of Bits (ENOB) with a 498 MHz input signal and a 1.0 GHz sample rate while providing a 10−18 Code Error Rate (C.E.R.) Consuming a typical 2.9 W in Non-Demultiplex Mode at 1.0 GSPS from a single 1.9-V supply, this device is ensured to have no missing codes over the full operating temperature range.

Each channel has its own independent DDR Data Clock, DCLKI and DCLKQ, which are in phase when both channels are powered up, so that only one Data Clock could be used to capture all data, which is sent out at the same rate as the input sample clock. If the 1:2 Demultiplexed Mode is selected, a second 10-bit LVDS bus becomes active for each channel, such that the output data rate is sent out two times slower, but two times wider to relax data-capture timing margin. The two channels (I and Q) can also be interleaved (DES Mode) and used as a single 2.0 GSPS ADC to sample on the Q input. The output formatting is offset binary or two's complement and the Low Voltage Differential Signaling (LVDS) digital outputs are compatible with IEEE 1596.3-1996, with the exception of an adjustable common mode voltage between 0.8 V and 1.2 V.

open-in-new その他の 高速 ADCs (>10MSPS)


= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 20
種類 タイトル 英語版のダウンロード 日付
* データシート ADC10D1000QML Low-Power, 10-Bit, Dual 1-GSPS or Single 2-GSPS Analog-to-Digital Converter データシート 2016年 12月 7日
* 放射線と信頼性レポート ADC SEU Test Method 2012年 5月 7日
* 放射線と信頼性レポート ADC10D1000CCMLS SEE Report 2012年 5月 7日
* 放射線と信頼性レポート ADC10D1000CCMLS TID Report 2012年 5月 7日
* 放射線と信頼性レポート CMOS Low Dose Rate Paper 2012年 5月 7日
技術記事 Keys to quick success using high-speed data converters 2020年 10月 13日
アプリケーション・ノート Heavy Ion Orbital Environment Single-Event Effects Estimations 2020年 5月 18日
アプリケーション・ノート Single-Event Effects Confidence Interval Calculations 2020年 1月 14日
その他の技術資料 TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing 2019年 6月 17日
e-Book(PDF) Preview: Radiation Handbook for Electronics 2019年 6月 7日
e-Book(PDF) Radiation Handbook for Electronics 2019年 5月 21日
技術記事 How to achieve fast frequency hopping 2019年 3月 3日
技術記事 RF sampling: Learning more about latency 2017年 2月 9日
アプリケーション・ノート AN-2132 Synchronizing Multiple GSPS ADCs in a System: The AutoSync Feature 2017年 2月 3日
技術記事 Why phase noise matters in RF sampling converters 2016年 11月 28日
アプリケーション・ノート Signal Chain Noise Figure Analysis 2014年 10月 29日
アプリケーション・ノート Synchronizing the Giga Sample ADCs interfaced with multiple FPGAs 2014年 8月 6日
アプリケーション・ノート AN-2128 ADC1xD1x00 Pin Compatibility 2013年 5月 1日
アプリケーション・ノート ADC10D1500 Synchrzng Multiple GSPS ADCs in a System: AutoSync Feature 2012年 12月 18日
その他の技術資料 ADC12Dxx00RF Direct RF-Sampling ADC Family 2012年 5月 16日




評価ボード ダウンロード
document-generic ユーザー・ガイド

One ADC-LD-BB board is included in the hardware kit with the GSPS analog-to-digital converter (ADC) reference boards. Since the analog inputs to the ADC1xDxx00RB are differential and most signal sources are single ended, these balun boards are generally used to achieve (...)

  • Balun: B0430J50100AHF
  • Balun manufacturer: Anaren
  • Frequency range: 400 MHz, 3 GHz
  • Impedance ratio: 1:2
  • Multilayer construction, low insertion loss, low distortion
評価ボード ダウンロード
document-generic ユーザー・ガイド

One ADC-WB-BB board is included in the hardware kit with the GSPS analog-to-digital converter (ADC) reference boards. Since the analog inputs to the ADC1xDxx00RB are differential and most signal sources are single ended, these balun boards are generally used to achieve (...)

  • Balun: TC1-1-13MA+
  • Balun manufacturer: Mini-Circuits
  • Frequency range: 4.5 MHz, 3 GHz
  • Impedance ratio: 1:1
  • Wire-wound construction, wideband functionality, good return loss
評価ボード ダウンロード

The ADC10D1000CVAL Evaluation Board populated with a ceramic sample is designed to allow quick evaluation and design development of TI's ADC10D1000CCMLS ultra high speed 10-bit Analog-to-Digital Converter. This evaluation board is designed to function with Agilent's 16702B Logic Analysis System for (...)

評価ボード ダウンロード
document-generic ユーザー・ガイド

The TC1 DESIQ Single Balun Board is an accessory board which is designed to drive the ADC1xD1x00RB in DESIQ Mode. It takes a single-ended signal (SMA input) and can drive the I+, I-, Q+ and Q- inputs to the Gig ADC Reference Board.

This board has the Mini-Circuits TC1-1-13MA+ balun on it, which rated (...)

  • Rated performance from 4.5 MHz to 3000 MHz
  • AC-coupling performed via on-board capacitors
  • TC1-DESIQ-SBB Schematic


シミュレーション・モデル ダウンロード
SNAM012.ZIP (42 KB) - IBIS Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。


  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
CCGA (NAA) 376 オプションの表示


  • RoHS
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果


TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。


TI のトレーニングとビデオをすべて表示