ADC12DJ3200QML-SP
放射線耐性保証 (RHA)、QMLV、300krad、12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS の ADC
ADC12DJ3200QML-SP
- ADC コア:
- 12 ビット分解能
- シングル・チャネル・モードで最大 6.4GSPS
- デュアル・チャネル・モードで最大 3.2GSPS
- ノイズ・フロア (信号なし、VFS = 1VPP-DIFF):
- デュアル・チャネルモード:-149.5dBFS/Hz
- シングル・チャネルモード:-152.4dBFS/Hz
- ピーク・ノイズ・パワー比 (NPR):45.4dB
- バッファ付きアナログ入力、VCMI = 0V:
- アナログ入力帯域幅 (-3dB):7GHz
- 使用可能な入力周波数範囲:> 10GHz
- フルスケール入力電圧 (VFS、デフォルト):0.8Vpp
- ノイズなしのアパーチャ遅延 (tAD) 調整:
- 高精度サンプリング制御:19fs ステップ
- 遅延は温度および電圧に対して不変
- 使いやすい同期機能
- SYSREF タイミングの自動較正
- サンプル・マーキング用のタイムスタンプ
- JESD204B サブクラス-1 準拠のインターフェイス:
- 最大レーン速度:12.8Gbps
- 最大 16 レーンを使用してレーン速度を低減可能
- デュアル・チャネル・モードのデジタル・ダウン・コンバータ
- 実数出力:DDC バイパスまたは 2x 間引き
- 複素数出力:4x、8x、または 16x 間引き
- 耐放射線性能:
- 吸収線量 (TID):300krad (Si)
- シングル・イベント・ラッチアップ (SEL):120MeV-cm2/mg
- シングル・イベント・アップセット (SEU) 耐性レジスタ
- 消費電力:3W
ADC12DJ3200QML-SP デバイスは、RF サンプリング、ギガ・サンプルの A/D コンバータ (ADC) で、DC から 10GHz 超までの入力周波数を直接サンプリングできます。デュアル・チャネル・モードでは、ADC12DJ3200QML-SP は最大 3200MSPS をサンプリングできます。シングル・チャネル・モードでは、最大 6400MSPS をサンプリングできます。チャネル数 (デュアル・チャネル・モード) とナイキスト帯域幅 (シングル・チャネル・モード) のトレードオフをプログラム可能なので、多くのチャネル数を必要とするアプリケーション、または瞬間的に広い信号帯域幅を必要とするアプリケーションのどちらの要求にも対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅 (-3dB) は 7GHz で、使用可能な周波数はデュアル・チャネルでもシングル・チャネル・モードでも -3dB ポイントを超えて拡大されるため、L バンド、S バンド、C バンド、X バンドを直接 RF サンプリングでき、周波数の機動性が高いシステムを実現できます。
ADC12DJ3200QML-SP は、高速の JESD204B 出力インターフェイスを使用し、最大 16 の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス-1 に準拠しています。シリアル出力レーンは、最大 12.8Gbps をサポートし、ビット・レートとレーン数のトレードオフを設定可能です。革新的な同期機能として、ノイズなしのアパーチャ遅延 (tAD) 調整、SYSREFのウィンドウ処理などがあり、合成開口レーダー (SAR) や位相アレイ MIMO 通信のシステム設計を簡素化できます。デュアル・チャネル・モードではオプションのデジタル・ダウン・コンバータ (DDC) により、インターフェイス速度の低減 (実数および複素数間引きモード) と、信号のデジタル・ミキシング (複素数間引きモードのみ) が可能です。
技術資料
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC12DJ3200EVM — ADC12DJ3200 12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS、RF サンプリング ADC の評価基板
ADC12DJ3200 評価基板 (EVM) を使用すると、ADC12DJ3200 デバイスを評価できます。ADC12DJ3200 は、低消費電力、12 ビット、デュアル 3.2GSPS またはシングル 6.4GSPS の RF サンプリング A/D コンバータ (ADC) であり、バッファ付きのアナログ入力を採用しているほか、デジタル・ダウンコンバータを内蔵しています。このダウンコンバータはプログラマブルな数値制御発振器 (NCO) を内蔵しているほか、デシメーション設定にも対応しており (デシメーションを実施していない 12 ビットと 8 ビットの ADC 出力も採用)、JESD204B (...)
ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP の評価基板
ADC12DJ3200EVMCVAL は、ADC12DJ3200QML-SP デバイスを評価するための評価基板 (EVM) です。ADC12DJ3200QML-SP は、バッファ付きアナログ入力、統合型のデジタル ダウンコンバータ、JESD204B インターフェイスを搭載した、宇宙グレード、低消費電力、12 ビット、デュアル 3.2GSPS / シングル 6.4GSPS の RF サンプリング A/D コンバータ (ADC) です。内蔵デジタル ダウンコンバータは、プログラマブルな数値制御発振器 (NCO) (...)
TI-JESD204-IP — 高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)
JESD204 rapid design IP (迅速設計知的財産) は、TI (...)
ADC12DJ3200 and ADC12DJ3200QML-SP IBIS and IBIS-AMI Model
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | ダウンロード |
---|---|---|
CCGA-FC (NWE) | 196 | オプションの表示 |
CLGA-FC (ZMX) | 196 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。