ADC12DJ800

アクティブ

JESD204C インターフェイス搭載、デュアルチャネル、12 ビット、800MSPS A/D コンバータ (ADC)

製品詳細

Sample rate (max) (Msps) 800 Resolution (Bits) 12 Number of input channels 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 1110 Architecture Folding Interpolating SNR (dB) 57.6 ENOB (bit) 9 SFDR (dB) 62 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 800 Resolution (Bits) 12 Number of input channels 2 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 1110 Architecture Folding Interpolating SNR (dB) 57.6 ENOB (bit) 9 SFDR (dB) 62 Operating temperature range (°C) -40 to 85 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10
  • ADC コア:
    • 分解能:12 ビット
    • 最大サンプリング・レート:800MSPS
    • インターリーブなしのアーキテクチャ
    • 内部ディザリングにより高次高調波を低減
  • パフォーマンス仕様 (–1dBFS):
    • SNR (97MHz):57.6dBFS
    • ENOB (97MHz):9.0 ビット
    • SFDR (97MHz):62dBFS
    • ノイズ・フロア (–20dBFS):–146.1dBFS/Hz
  • フルスケール入力電圧:800mVPP-DIFF
  • フルパワー入力帯域幅:6GHz
  • JESD204C シリアル・データ・インターフェイス:
    • 合計 2~8 (クワッド / デュアル・チャネル) または 1~4 (シングル・チャネル) の SerDes レーン数に対応
    • 最大ボーレート:17.16Gbps
    • 64B/66B と 8B/10B のエンコード・モード
    • Subclass-1 サポートによる決定論的レイテンシ
    • JESD204B レシーバと互換
  • 内部サンプリング・クロック生成のオプション
    • PLL および VCO (7.2~8.2GHz) 内蔵
  • SYSREF ウィンドウ処理により同期が簡単
  • 4 つのクロック出力によりシステム・クロック供給を簡素化
    • FPGA または隣接 ADC 用のリファレンス・クロック
    • SerDes トランシーバ用のリファレンス・クロック
  • パルス式システム用のタイムスタンプ入力および出力
  • 消費電力 (800MSPS):
    • クワッド・チャネル:415mW/チャネル
    • デュアル・チャネル:555mW/チャネル
    • シングル・チャネル:830mW
  • 電源:1.1V、1.9V
  • ADC コア:
    • 分解能:12 ビット
    • 最大サンプリング・レート:800MSPS
    • インターリーブなしのアーキテクチャ
    • 内部ディザリングにより高次高調波を低減
  • パフォーマンス仕様 (–1dBFS):
    • SNR (97MHz):57.6dBFS
    • ENOB (97MHz):9.0 ビット
    • SFDR (97MHz):62dBFS
    • ノイズ・フロア (–20dBFS):–146.1dBFS/Hz
  • フルスケール入力電圧:800mVPP-DIFF
  • フルパワー入力帯域幅:6GHz
  • JESD204C シリアル・データ・インターフェイス:
    • 合計 2~8 (クワッド / デュアル・チャネル) または 1~4 (シングル・チャネル) の SerDes レーン数に対応
    • 最大ボーレート:17.16Gbps
    • 64B/66B と 8B/10B のエンコード・モード
    • Subclass-1 サポートによる決定論的レイテンシ
    • JESD204B レシーバと互換
  • 内部サンプリング・クロック生成のオプション
    • PLL および VCO (7.2~8.2GHz) 内蔵
  • SYSREF ウィンドウ処理により同期が簡単
  • 4 つのクロック出力によりシステム・クロック供給を簡素化
    • FPGA または隣接 ADC 用のリファレンス・クロック
    • SerDes トランシーバ用のリファレンス・クロック
  • パルス式システム用のタイムスタンプ入力および出力
  • 消費電力 (800MSPS):
    • クワッド・チャネル:415mW/チャネル
    • デュアル・チャネル:555mW/チャネル
    • シングル・チャネル:830mW
  • 電源:1.1V、1.9V

ADC12xJ800 は、クワッド、デュアル、シングル・チャネル、12 ビット、800MSPS の A/D コンバータ (ADC) ファミリです。ADC12xJ800 は、低消費電力、高いサンプリング・レート、12 ビットの分解能により、各種マルチチャネル通信およびテスト・システムに理想的です。

6GHz のフルパワー入力帯域幅 (-3dB) により、L バンドと S バンドの直接 RF サンプリングが可能です。

ADC12xJ800 は、クワッド、デュアル、シングル・チャネル、12 ビット、800MSPS の A/D コンバータ (ADC) ファミリです。ADC12xJ800 は、低消費電力、高いサンプリング・レート、12 ビットの分解能により、各種マルチチャネル通信およびテスト・システムに理想的です。

6GHz のフルパワー入力帯域幅 (-3dB) により、L バンドと S バンドの直接 RF サンプリングが可能です。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC12xJ800 クワッド / デュアル / シングル・チャネル、800MSPS、12 ビット、JESD204C インターフェイス搭載の A/D コンバータ (ADC) データシート PDF | HTML 英語版 PDF | HTML 2021年 9月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC12QJ1600EVM — ADC12QJ1600 JESD204C インターフェイス搭載、クワッドチャネル、12 ビット、1.6GSPS ADC の評価基板

ADC12QJ1600 評価基板 (EVM) を使用すると、ADC12QJ1600-Q1 製品を評価できます。ADC12QJ1600-Q1 は、バッファ付きアナログ入力を採用しているほか、JESD204B/C インターフェイス実装のデジタル・ダウンコンバータを内蔵した、低消費電力、12 ビット、クワッドチャネル、1.6GSPS の A/D コンバータ (ADC) です。この評価基板 (EVM) は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。

この評価基板 (EVM) は、JESD204B/C クロック・ジェネレータである LMK04828 (...)

ユーザー ガイド: PDF
評価ボード

TSW12QJ1600EVM — ADC12QJ1600-Q1 8 チャネル (同期 4 チャネル x 2 組)、12 ビット、1.6GSPS、JESD204C インターフェイス搭載 ADC の評価基板

TSW12QJ1600 評価基板 (EVM) を使用すると、さまざまなフロント・エンド・オプションが利用できる A/D コンバータ (ADC) である ADC12QJ1600-Q1 を評価できます。ADC12QJ1600-Q1 は、4 個のアナログ入力チャネルを実装し、最大 1.6GSPS (ギガサンプル/秒) のサンプリング・レートで動作できる 12 ビット ADC です。

このデザインは、2 個の ADC12QJ1600-Q1 デバイスを同じプリント基板 (PCB) に搭載しています。このデザインを活用して、複数の ADC (...)

ユーザー ガイド: PDF
シミュレーション・モデル

ADC12QJ1600 IBIS-AMI Model

SBAM512.ZIP (68 KB) - IBIS-AMI Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
FCCSP (AAV) 144 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ