トップ

製品の詳細

パラメータ

Sample rate (Max) (MSPS) 4000 Resolution (Bits) 12 Number of input channels 1 Analog input BW (MHz) 3200 Features Ultra High Speed Rating Catalog Input range (Vp-p) 0.725 Power consumption (Typ) (mW) 2000 Architecture Folding Interpolating SNR (dB) 55 ENOB (Bits) 8.8 SFDR (dB) 71 Operating temperature range (C) -40 to 85 Input buffer Yes open-in-new その他の 高速 ADCs (>10MSPS)

パッケージ|ピン|サイズ

VQFNP (NKE) 68 100 mm² 10 x 10 open-in-new その他の 高速 ADCs (>10MSPS)

特長

  • Excellent Noise and Linearity up to and beyond FIN = 3 GHz
  • Configurable DDC
  • Decimation Factors from 4 to 32 (Complex Baseband Out)
  • Usable Output Bandwidth of 800 MHz at
    4x Decimation and 4000 MSPS
  • Usable Output Bandwidth of 100 MHz at
    32x Decimation and 4000 MSPS
  • Bypass Mode for Full Nyquist Output Bandwidth
  • Low Pin-Count JESD204B Subclass 1 Interface
  • Automatically Optimized Output Lane Count
  • Embedded Low Latency Signal Range Indication
  • Low Power Consumption
  • Key Specifications:
    • Max Sampling Rate: 4000 MSPS
    • Min Sampling Rate: 1000 MSPS
    • DDC Output Word Size: 15-Bit Complex (30 bits total)
    • Bypass Output Word Size: 12-Bit Offset Binary
    • Noise Floor: −149 dBFS/Hz or −150.8 dBm/Hz
    • IMD3: −64 dBc (FIN = 2140 MHz ± 30 MHz at −13 dBFS)
    • FPBW (–3 dB): 3.2 GHz
    • Peak NPR: 46 dB
    • Supply Voltages: 1.9 V and 1.2 V
    • Power Consumption
      • Bypass (4000 MSPS): 2 W
      • Decimate by 10 (4000 MSPS): 2 W
      • Power Down Mode: <50 mW

All trademarks are the property of their respective owners.

open-in-new その他の 高速 ADCs (>10MSPS)

概要

The ADC12J4000 device is a wideband sampling and digital tuning device. Texas Instruments’ giga-sample analog-to-digital converter (ADC) technology enables a large block of frequency spectrum to be sampled directly at RF. An integrated DDC (Digital Down Converter) provides digital filtering and down-conversion. The selected frequency block is made available on a JESD204B serial interface. Data is output as baseband 15-bit complex information for ease of downstream processing. Based on the digital down-converter (DDC) decimation and link output rate settings, this data is output on 1 to 5 lanes of the serial interface.

A DDC bypass mode allows the full rate 12-bit raw ADC data to also be output. This mode of operation requires 8 lanes of serial output.

The ADC12J4000 device is available in a 68-pin VQFN package. The device operates over the Industrial (–40°C ≤ TA ≤ 85°C) ambient temperature range.

open-in-new その他の 高速 ADCs (>10MSPS)
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 13
種類 タイトル 英語版のダウンロード 日付
* データシート ADC12J4000 12-Bit, 4-GSPS ADC With Integrated DDC データシート 2017年 10月 19日
技術記事 How to achieve fast frequency hopping 2019年 3月 3日
技術記事 RF sampling: Learning more about latency 2017年 2月 9日
技術記事 Why phase noise matters in RF sampling converters 2016年 11月 28日
技術記事 How to minimize filter loss when you drive an ADC 2016年 10月 20日
アプリケーション・ノート 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide 2016年 6月 20日
ユーザー・ガイド 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide 2015年 10月 22日
ユーザー・ガイド TSW12J54EVM User's Guide 2015年 10月 21日
アプリケーション・ノート System solution for avionics & defense 2015年 9月 23日
ユーザー・ガイド ADC12J4000EVM User's Guide 2015年 7月 27日
アプリケーション・ノート Analog Applications Journal 2Q 2015 2015年 4月 28日
アプリケーション・ノート JESD204B multi-device synchronization: Breaking down the requirements 2015年 4月 28日
ホワイト・ペーパー Ready to make the jump to JESD204B? White Paper 2015年 3月 19日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC12J4000EVM is an evaluation module (EVM) that allows for the evaluation of TI's ADC12J4000. The ADC12J4000 is a low power, 12-bit, 4-GSPS RF-sampling analog to digital converter (ADC) with a buffered analog input, integrated Digital Down Converter with programmable NCO and decimation settings (...)

特長
  • Flexible transformer coupled analog input and clock input to allow for a variety of sources and frequencies
  • Easy to use software GUI to configure the ADC12J4000, LMX2581 and LMK04828 for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High Speed Data (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$1,999.00
概要

RF Sampling 4GSPS ADC with 8GHz DC-Coupled Fully differential Amplifier. Provides a wide bandwidth high performance AC- or DC-coupled capture platform with up to 2 GHz of continous capture bandwidth. Built-in DDC functions enable tuning, down-conversion and bandwidth reduction of captured signals (...)

特長

  • 12-bit 4GSPS ADC - ADC12J4000
  • 8GHz Fully Differential Amplifier - LMH5401
  • 4.8 GHz Low Phase Noise PLL/VCO TRF3765
  • Clock Jitter Cleaner LMK04828
  • Complete TI Power Solution
  • 2GHz Butterworth Low Pass Filter Design

ソフトウェア開発

サポート・ソフトウェア ダウンロード
高速データ・コンバータ・プロ・ソフトウェア
DATACONVERTERPRO-SW This high-speed data converter pro GUI is a PC (Windows® XP/7 compatible) program designed to aid in evaluation of most TI high-speed data converter and analog front-end (AFE) platforms. Designed to support the entire TSW14xxx series of data-capture and pattern-generation cards (...)
特長
  • Compatible with TSW1400, TSW1405, TSW1406 and TSW14J10, TSW14J50, TSW14J56, and TSW14J57 pattern-generation and data-capture platforms
  • Works with all TI high-speed DAC, ADC, and AFE products
  • Provides time-domain and frequency-domain analysis
  • Supports single-tone, multi-tone, and modulated (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLAM198A.ZIP (4134 KB) - IBIS-AMI Model
シミュレーション・モデル ダウンロード
SLAM223A.ZIP (24 KB) - IBIS Model
計算ツール ダウンロード
RF サンプリング周波数プランナー、アナログ・フィルタ、DDC Excel™ カリキュレータ
FREQ-DDC-FILTER-CALC This Excel calculator provides system designers a way to simplify the design and debugging of direct RF-sampling receivers. It offers three functions: frequency planning, analog filtering, and decimation filter spur location.

In the concept phase, a frequency-planning tool enables fine tuning of both (...)

特長
  • Frequency planning
  • Analog filtering
  • Decimation filter spur location

リファレンス・デザイン

リファレンス・デザイン ダウンロード
同期整流マルチ JESD204B ADC、エミッタ・ポジション・ロケーション、リファレンス・デザイン
TIDA-00467 A common technique to estimate the position of emitters uses the amplitude and phase shift data of a signal derived from an array of spatially distributed sensors. For such systems, it is important to guarantee a deterministic phase relationship between the sensors to minimize errors in the actual (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
リファレンス・デザイン - RF サンプリング 4-GSPS ADC、8-GHz DC 結合差動アンプ付
TIDA-00431 Wideband radio frequency (RF) receivers allow greatly increased flexibility in radio designs. The wide instantaneous bandwidth allows flexible tuning without changing hardware and the ability to capture multiple channels at widely separated frequencies.

This reference design describes a wideband RF (...)

document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
オシロスコープ、ワイヤレス・テスタ、レーダー向け高速マルチチャネル ADC クロックのリファレンス・デザイン
TIDA-01017 — The TIDA-01017 reference design demonstrates the performance of a clocking solution for a high speed multi-channel system, analyzed by measuring the channel to channel skew for the entire input frequency range of the RF sampling ADC. Channel to channel skew is critical for phased array radar and (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
デジタル・オシロスコープ / ワイヤレス・テスタの 12 ビット高速 ADC 向け 4GHz クロックのリファレンス・デザイン
TIDA-01015 — The TIDA-01015 is a clocking solution reference design for high speed direct RF sampling GSPS ADCs. This design showcases the significance of the sampling clock to achieve high SNR for 2nd Nyquist zone input signal frequencies. ADC12J4000 is a 12-bit, 4-GSPS RF sampling ADC with 3-dB input bandwidth (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
広帯域 ADC および DAC に付属する 66AK2L06 JESD
TIDEP0034 For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
50Ω、2GHz オシロスコープ・フロント・エンド、リファレンス・デザイン
TIDA-00826 このリファレンス・デザインは 50Ω 入力オシロスコープ・アプリケーション向けアナログ・フロント・エンドの一部です。この評価プラットフォームにより、周波数ドメイン・アプリケーションと時間ドメイン・アプリケーションの両方で、DC ~ 2GHz 入力信号の処理が可能になります。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Xilinx プラットフォームを使用する JESD204B ギガ-サンプル ADC の同期、フェーズ・アレイ・レーダー・システム用
TIDA-00432 Xilinx VC707 プラットフォームを使用して 2 個の ADC12J4000 評価モジュール(EVM)を互いに同期する方法を示したシステム・レベルのリファレンス・デザインです。このリファレンス・デザインの技術資料は、クロック・スキームを含め、必要なハードウェアの修正とデバイスの構成法について説明しています。評価モジュールごとに、サンプルの構成ファイルを提示しています。FPGA ファームウェアについて説明するほか、関連する Xilinx IP のブロック構成パラメータを示しています。実際のハードウェアを使用して取得したデータを表示、分析し、特性を設定したケーブルやキャリブレーション済みの伝搬遅延なしで 50ps(ピコ秒)以内の同期を実現する方法を示します。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
クロック・ソリューション、リファレンス・デザイン、GSPS ADC 用
TIDA-00359 Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
VQFN (NKE) 68 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ