ADC16DV160

アクティブ

デュアル・チャネル、16 ビット、160MSPS AD コンバータ(ADC)

製品詳細

Sample rate (max) (Msps) 160 Resolution (Bits) 16 Number of input channels 2 Interface type DDR LVDS, Parallel LVDS Analog input BW (MHz) 1400 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2, 2.4 Power consumption (typ) (mW) 1340 Architecture Pipeline SNR (dB) 78 ENOB (bit) 12.3 SFDR (dB) 95 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 160 Resolution (Bits) 16 Number of input channels 2 Interface type DDR LVDS, Parallel LVDS Analog input BW (MHz) 1400 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2, 2.4 Power consumption (typ) (mW) 1340 Architecture Pipeline SNR (dB) 78 ENOB (bit) 12.3 SFDR (dB) 95 Operating temperature range (°C) -40 to 85 Input buffer No
VQFNP (NKE) 68 100 mm² 10 x 10
  • Low Power Consumption
  • On-Chip Precision Reference and Sample-and-Hold Circuit
  • On-Chip Automatic Calibration During Power-Up
  • Dual Data Rate LVDS Output Port
  • Dual Supplies: 1.8V and 3.0V Operation
  • Selectable Input Range: 2.4 and 2.0 VPP
  • Sampling Edge Flipping with Clock Divider by 2 Option
  • Internal Clock Divide by 1 or 2
  • On-Chip Low Jitter Duty-Cycle Stabilizer
  • Power-Down and Sleep Modes
  • Output Fixed Pattern Generation
  • Output Clock Position Adjustment
  • 3-Wire SPI
  • Offset Binary or 2's Complement Data Format
  • 68-Pin VQFN Package (10x10x0.8, 0.5mm Pin-Pitch)

Key Specifications

  • Resolution: 16 Bits
  • Conversion Rate: 160 MSPS
  • SNR (@FIN = 30 MHz): 78 dBFS (typ)
  • SNR (@FIN = 197 MHz): 76 dBFS (typ)
  • SFDR (@FIN = 30 MHz): 95 dBFS (typ)
  • SFDR (@FIN = 197 MHz): 89 dBFS (typ)
  • Full Power Bandwidth: 1.4 GHz (typ)
  • Power Consumption:
    • Core per channel: 612 mW (typ)
    • LVDS Driver: 117 mW (typ)
    • Total: 1.3W (typ)
  • Operating Temperature Range (-40°C ~ 85°C)
  • Low Power Consumption
  • On-Chip Precision Reference and Sample-and-Hold Circuit
  • On-Chip Automatic Calibration During Power-Up
  • Dual Data Rate LVDS Output Port
  • Dual Supplies: 1.8V and 3.0V Operation
  • Selectable Input Range: 2.4 and 2.0 VPP
  • Sampling Edge Flipping with Clock Divider by 2 Option
  • Internal Clock Divide by 1 or 2
  • On-Chip Low Jitter Duty-Cycle Stabilizer
  • Power-Down and Sleep Modes
  • Output Fixed Pattern Generation
  • Output Clock Position Adjustment
  • 3-Wire SPI
  • Offset Binary or 2's Complement Data Format
  • 68-Pin VQFN Package (10x10x0.8, 0.5mm Pin-Pitch)

Key Specifications

  • Resolution: 16 Bits
  • Conversion Rate: 160 MSPS
  • SNR (@FIN = 30 MHz): 78 dBFS (typ)
  • SNR (@FIN = 197 MHz): 76 dBFS (typ)
  • SFDR (@FIN = 30 MHz): 95 dBFS (typ)
  • SFDR (@FIN = 197 MHz): 89 dBFS (typ)
  • Full Power Bandwidth: 1.4 GHz (typ)
  • Power Consumption:
    • Core per channel: 612 mW (typ)
    • LVDS Driver: 117 mW (typ)
    • Total: 1.3W (typ)
  • Operating Temperature Range (-40°C ~ 85°C)

The ADC16DV160 is a monolithic dual channel high performance CMOS analog-to-digital converter capable of converting analog input signals into 16-bit digital words at rates up to 160 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and external component count while providing excellent dynamic performance. Automatic power-up calibration enables excellent dynamic performance and reduces part-to-part variation, and the ADC16DV160 can be re-calibrated at any time through the 3-wire Serial Peripheral Interface (SPI). An integrated low noise and stable voltage reference and differential reference buffer amplifier eases board level design. The on-chip duty cycle stabilizer with low additive jitter allows a wide range of input clock duty cycles without compromising dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1.4 GHz. The interface between the ADC16DV160 and a receiver block can be easily verified and optimized via fixed pattern generation and output clock position features. The digital data is provided via dual data rate LVDS outputs – making possible the 68-pin, 10 mm x 10 mm VQFN package. The ADC16DV160 operates on dual power supplies of +1.8V and +3.0V with a power-down feature to reduce power consumption to very low levels while allowing fast recovery to full operation.

The ADC16DV160 is a monolithic dual channel high performance CMOS analog-to-digital converter capable of converting analog input signals into 16-bit digital words at rates up to 160 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and external component count while providing excellent dynamic performance. Automatic power-up calibration enables excellent dynamic performance and reduces part-to-part variation, and the ADC16DV160 can be re-calibrated at any time through the 3-wire Serial Peripheral Interface (SPI). An integrated low noise and stable voltage reference and differential reference buffer amplifier eases board level design. The on-chip duty cycle stabilizer with low additive jitter allows a wide range of input clock duty cycles without compromising dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1.4 GHz. The interface between the ADC16DV160 and a receiver block can be easily verified and optimized via fixed pattern generation and output clock position features. The digital data is provided via dual data rate LVDS outputs – making possible the 68-pin, 10 mm x 10 mm VQFN package. The ADC16DV160 operates on dual power supplies of +1.8V and +3.0V with a power-down feature to reduce power consumption to very low levels while allowing fast recovery to full operation.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Dual Channel, 16-Bit, 160 MSPS Analog-to-Digital Converter with DDR LVDS Outputs データシート (Rev. H) 2013年 2月 19日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) 2015年 5月 22日
アプリケーション・ノート Signal Chain Noise Figure Analysis 2014年 10月 29日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) 2013年 7月 19日
EVM ユーザー ガイド (英語) AN-1942 LMH6517 Evaluation Board (Rev. B) 2013年 4月 26日
アプリケーション・ノート AN-2177 Using the LMH6554 as a ADC Driver (Rev. A) 2013年 4月 26日
アプリケーション・ノート Between the Amplifier and ADC: Managing Filter Loss in Communications Systems (Rev. B) 2013年 4月 26日
アプリケーション・ノート Drivng HSpeed ADCs w/LMH6521 DVGA for High IF AC-Coupled Apps (Rev. A) 2013年 4月 26日
ユーザー・ガイド High-IF Sub-sampling Receiver Subsystem User Guide 2012年 1月 27日
EVM ユーザー ガイド (英語) ADC16DV160HFEB Evaluation Board User Guide 2012年 1月 25日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC16DV160HFEB — ADC16DV160HFEB 評価ボード

This Design Kit is designed to ease evaluation and design-in of National Semiconductor's ADC16DV160 Dual Channel 16-bit Analog-to-Digital Converter with DDR LVDS outputs, which operates at speeds up 160 Msps.

The evaluation board can be used by connecting the board to the WaveVision 5.1 Data Capture (...)

ユーザー ガイド: PDF
サポート・ソフトウェア

WAVEVISION5 WaveVision 5 Software

WaveVision 5 software is part of the WaveVision evaluation system that also includes WaveVision 5 Data Capture Board. The WaveVision 5 system is an easy-to-use data acquisition and analysis tool, designed to help users evaluate Texas Instruments' Signal Path solutions.

While WaveVision 5 software (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
高速 ADC(≧10 MSPS)
ADC08D1020 8 ビット、デュアル 1.0GSPS またはシングル 2.0GSPS の A/D コンバータ (ADC) ADC08D1520 8 ビット、デュアル 1.5GSPS またはシングル 3.0GSPS の A/D コンバータ (ADC) ADC10D1000 10 ビット、デュアル 1.0GSPS またはシングル 2.0GSPS の A/D コンバータ (ADC) ADC10D1500 10 ビット、デュアル 1.5GSPS またはシングル 3.0GSPS の A/D コンバータ (ADC) ADC10DV200 デュアル・チャネル、10 ビット、200MSPS AD コンバータ(ADC) ADC12D1000 12 ビット、デュアル 1.0GSPS またはシングル 2.0GSPS の A/D コンバータ (ADC) ADC12D1000RF 12 ビット、デュアル 1.0GSPS またはシングル 2.0GSPS、RF サンプリング A/D コンバータ (ADC) ADC12D1600 12 ビット、デュアル 1.6GSPS またはシングル 3.2GSPS の A/D コンバータ (ADC) ADC12D1600RF 12 ビット、デュアル 1.6GSPS またはシングル 3.2GSPS、RF サンプリング A/D コンバータ(ADC) ADC12D1800 12 ビット、デュアル 1.8GSPS またはシングル 3.6GSPS の A/D コンバータ (ADC) ADC12D1800RF 12 ビット、デュアル 1.8GSPS またはシングル 3.6GSPS、RF サンプリング A/D コンバータ (ADC) ADC12D500RF 12 ビット、デュアル 500MSPS またはシングル 1.0GSPS、RF サンプリング A/D コンバータ (ADC) ADC12D800RF 12 ビット、デュアル 800MSPS またはシングル 1.6GSPS、RF サンプリング A/D コンバータ (ADC) ADC14DC080 デュアルチャネル、14 ビット、80MSPS、1.0GHz の入力帯域幅、A/D コンバータ (ADC) ADC16DV160 デュアル・チャネル、16 ビット、160MSPS AD コンバータ(ADC) ADC16V130 16 ビット、130MSPS AD コンバータ(ADC)
ハードウェア開発
評価ボード
ADC08D1520RB ADC08D1520RB:低消費電力、8 ビット、2 回路 1.5GSPS または 1 回路 3.0GSPS A/D コンバータ・リファレンス・ボード ADC12D1600RB 12 ビット、2回路 1.6/1.8Gsps または1回路 3.2/3.6Gsps AD コンバータ・リファレンス・ボード ADC16DV160HFEB ADC16DV160HFEB 評価ボード LM98640CVAL 2 チャネル、14 ビット、40MSPS アナログ・フロント・エンド、LVDS 出力 WAVEVSN-BRD-5.1 WaveVision 5 データ・キャプチャ・ボード・バージョン 5.1
ソフトウェア
アプリケーション・ソフトウェアとフレームワーク
WAVEVISION5 Data Acquisition and Analysis Software
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
VQFNP (NKE) 68 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ