トップ

製品の詳細

パラメータ

Sample rate (Max) (MSPS) 80 Resolution (Bits) 12 Number of input channels 1 Interface Parallel CMOS Analog input BW (MHz) 750 Features Low Power Rating Catalog Input range (Vp-p) 2.3 Power consumption (Typ) (mW) 660 Architecture Pipeline SNR (dB) 70.5 ENOB (Bits) 11.3 SFDR (dB) 87 Operating temperature range (C) -40 to 85 Input buffer No open-in-new その他の 高速 ADCs (>10MSPS)

パッケージ|ピン|サイズ

HTQFP (PAP) 64 144 mm² 12 x 12 open-in-new その他の 高速 ADCs (>10MSPS)

特長

  • 12-Bit Resolution
  • 80 MSPS Sample Rate
  • High SNR: 69.7 dBFS at 100 MHz fIN
  • High SFDR: 83 dBc at 100 MHz fIN
  • 2.3-VPP Differential Input Voltage
  • Internal Voltage Reference
  • 3.3-V Single-Supply Voltage
  • Analog Power Dissipation: 541 mW
  • Serial Programming Interface
  • TQFP-64 PowerPAD™ Package
  • Recommended Op Amps:
    OPA695, OPA847, THS3201, THS3202, THS4503, THS4509, THS9001
  • APPLICATIONS
    • Wireless Communication
      • Communication Receivers
      • Base Station Infrastructure
    • Test and Measurement Instrumentation
    • Single and Multichannel Digital Receivers
    • Communication Instrumentation
      • Radar, Infrared
    • Video and Imaging
    • Medical Equipment

PowerPAD is a trademark of Texas Instruments.

open-in-new その他の 高速 ADCs (>10MSPS)

概要

The ADS5522 is a high-performance, 12-bit, 80 MSPS analog-to-digital converter (ADC). To provide a complete converter solution, it includes a high-bandwidth linear sample-and-hold stage (S&H) and internal reference. Designed for applications demanding the highest speed and highest dynamic performance in little space, the ADS5522 has excellent power consumption of 541 mW at 3.3-V single-supply voltage. This allows an even higher system integration density. The provided internal reference simplifies system design requirements. Parallel CMOS-compatible output ensures seamless interfacing with common logic.

The ADS5522 is available in a 64-pin TQFP PowerPAD package over the industrial temperature range.

open-in-new その他の 高速 ADCs (>10MSPS)
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 13
種類 タイトル 英語版のダウンロード 日付
* データシート 12-Bit, 80MSPS Analog-to-Digital Converter データシート 2007年 2月 8日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ収集と A/D 変換の原理 最新の英語版をダウンロード (Rev.A) 2009年 8月 5日
アプリケーション・ノート Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 英語版をダウンロード 2009年 4月 22日
アプリケーション・ノート CDCE62005 Application Report 2008年 9月 4日
アプリケーション・ノート CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
アプリケーション・ノート アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.B) 2008年 1月 18日
ユーザー・ガイド ADS5500/5541/5542/5520/5521/5522 14-&12-Bit Single Channel ADC w/LVDT1422 Output 2006年 7月 26日
ユーザー・ガイド ADS5522 EVM 2004年 4月 2日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

プログラミング・ツール ダウンロード

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SBAC028C.ZIP (343 KB) - IBIS Model
計算ツール ダウンロード
ジッタおよび SNR カリキュレータ、ADC 用
JITTER-SNR-CALC JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比(SNR)性能の計算が可能になります。

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
HTQFP (PAP) 64 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示