トップ

製品の詳細

パラメータ

Sample rate (Max) (MSPS) 105 Resolution (Bits) 14 Number of input channels 2 Analog input BW (MHz) 500 Features High Performance Rating Catalog Input range (Vp-p) 2 Power consumption (Typ) (mW) 900 Architecture Pipeline SNR (dB) 73.8 ENOB (Bits) 11.7 SFDR (dB) 91 Operating temperature range (C) -40 to 85 Input buffer No open-in-new その他の 高速 ADCs (>10MSPS)

パッケージ|ピン|サイズ

VQFN (RGZ) 48 49 mm² 7.0 x 7.0 open-in-new その他の 高速 ADCs (>10MSPS)

特長

  • Maximum Sample Rate: 125 MSPS
  • 14-Bit Resolution with No Missing Codes
  • Simultaneous Sample and Hold
  • 3.5 dB Coarse Gain and up to 6 dB Programmable
    Fine Gain for SFDR/SNR Trade-Off
  • Serialized LVDS Outputs with Programmable
    Internal Termination Option
  • Supports Sine, LVCMOS, LVPECL, LVDS Clock Inputs
    and Amplitude down to 400 mVpp
  • Internal Reference with External Reference
    Support
  • No External Decoupling Required for References
  • 3.3-V Analog and Digital Supply
  • 48 QFN Package (7 mm × 7 mm)
  • Pin Compatible 12-Bit Family (ADS622X - SLAS543A)
  • Feature Compatible Quad Channel Family
    (ADS644X - SLAS531A and ADS642X - SLAS532A)
open-in-new その他の 高速 ADCs (>10MSPS)

概要

ADS6245/ADS6244/ADS6243/ADS6242 (ADS624X) is a family of high performance 14-bit 125/105/80/65 MSPS dual channel A-D converters. Serial LVDS data outputs reduce the number of interface lines, resulting in a compact 48-pin QFN package (7 mm × 7mm) that allows for high system integration density. The device includes 3.5 dB coarse gain option that can be used to improve SFDR performance with little degradation in SNR. In addition to the coarse gain, fine gain options also exist, programmable in 1dB steps up to 6dB.

The output interface is 2-wire, where each ADC data is serialized and output over two LVDS pairs. This makes it possible to halve the serial data rate (compared to a 1-wire interface) and restrict it to less than 1Gbps easing receiver design. The ADS624X also includes the traditional 1-wire interface that can be used at lower sampling frequencies.

An internal phase lock loop (PLL) multiplies the incoming ADC sampling clock to derive the bit clock. The bit clock is used to serialize the 14-bit data from each channel. In addition to the serial data streams, the frame and bit clocks are also transmitted as LVDS outputs.

The LVDS output buffers have features such as programmable LVDS currents, current doubling modes and internal termination options. These can be used to widen eye-openings and improve signal integrity, easing capture by the receiver.

The ADC channel outputs can be transmitted either as MSB or LSB first and 2s complement or straight binary.

ADS624X has internal references, but can also support an external reference mode. The device is specified over the industrial temperature range (–40°C to 85°C).

open-in-new その他の 高速 ADCs (>10MSPS)
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 22
種類 タイトル 英語版のダウンロード 日付
* データシート Dual Channel 14bit, 125/105/80 MSPS ADC with Serial LVDS Interface データシート 2013年 12月 20日
技術記事 How to achieve fast frequency hopping 2019年 3月 3日
アプリケーション・ノート QFN and SON PCB Attachment 2018年 8月 24日
技術記事 RF sampling: Learning more about latency 2017年 2月 9日
技術記事 Why phase noise matters in RF sampling converters 2016年 11月 28日
技術記事 How to minimize filter loss when you drive an ADC 2016年 10月 20日
アプリケーション・ノート Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat 2015年 5月 22日
アプリケーション・ノート Why Use Oversampling when Undersampling Can Do the Job? 2013年 7月 19日
アプリケーション・ノート Anti-aliasing band-pass filter for ADC 2012年 2月 27日
アプリケーション・ノート Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (英語) 2010年 9月 10日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ収集と A/D 変換の原理 最新の英語版をダウンロード (Rev.A) 2009年 8月 5日
ユーザー・ガイド ADS62XX EVM User's Guide 2009年 6月 29日
アプリケーション・ノート Smart Selection of ADC/DAC enables better design of Software Defined Radio (SDR) 2009年 4月 28日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 英語版をダウンロード 2009年 4月 22日
アプリケーション・ノート CDCE62005 Application Report 2008年 9月 4日
ユーザー・ガイド High Speed LVDS Deserializer and Analysis System 2008年 8月 27日
アプリケーション・ノート CDCE72010 as clocking solution for High Speed Analog-to-Digital Converters 2008年 6月 8日
アプリケーション・ノート Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 2008年 6月 2日
アプリケーション・ノート アナログ・デジタルの仕様とパフォーマンス特性の用語集 (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.B) 2008年 1月 18日
ユーザー・ガイド ADS6245EVM and Lattice ECP2/M Interface Demo User Guide 2008年 1月 14日
アプリケーション・ノート QFN Layout Guidelines 2006年 7月 28日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
99
概要

The TSW1405EVM is a low cost data capture circuit board used to evaluate some of Texas Instruments’ (TI) most popular high speed analog-to-digital converters (ADC).

 

The TSW1405EVM supports a high speed LVDS bus capable of providing 16-bit samples at 1.0 GSPS. The platform supports a 64k sample depth (...)

特長
  • Simple 16-bit waveform capture from many of TI’s high speed ADC EVM’s
  • Supports 64k sample depth at up to 1.0 GSPS LVDS I/O rates
  • LatticeECP3 high speed mini FPGA
  • Analyzes up to 8 channels concurrently
  • Single mini USB cable for power and data
  • Utilizes an intuitive/easy-to-use GUI package
  • Industry’s (...)
  • ソフトウェア開発

    サポート・ソフトウェア ダウンロード
    高速データ・コンバータ・プロ・ソフトウェア
    DATACONVERTERPRO-SW This high-speed data converter pro GUI is a PC (Windows® XP/7 compatible) program designed to aid in evaluation of most TI high-speed data converter and analog front-end (AFE) platforms. Designed to support the entire TSW14xxx series of data-capture and pattern-generation cards (...)
    特長
    • Compatible with TSW1400, TSW1405, TSW1406 and TSW14J10, TSW14J50, TSW14J56, and TSW14J57 pattern-generation and data-capture platforms
    • Works with all TI high-speed DAC, ADC, and AFE products
    • Provides time-domain and frequency-domain analysis
    • Supports single-tone, multi-tone, and modulated (...)
    サポート・ソフトウェア ダウンロード
    SBAC120.ZIP (262219 KB)

    設計ツールとシミュレーション

    シミュレーション・ツール ダウンロード
    PSpice® for TI design and simulation tool
    PSPICE-FOR-TI PSpice® for TI は、各種アナログの機能評価に役立つ、設計とシミュレーション向けのツールです。  さまざまな機能を持ち、設計とシミュレーションに適したこのツールは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償でご使用いただけます。アナログや電源に関する TI の製品ラインアップを対象に、業界でも有数の大規模な PSpice モデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。 

    はじめに

    • PSpice for TI ツールへのアクセスの申請
    • ツールのダウンロードとインストール
    • シミュレーション方法説明ビデオのご視聴

    PSpice for TI ツールを使用すると、内蔵のモデル・ライブラリを使用して、複雑な設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

    設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

    事前ロード済みの PSpice モデルで構成されたライブラリ全体に加えて、ツール内で各種 TI 製品情報に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。

    PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。  コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
    特長
    • 電源とシグナル・チェーンに関する TI の製品ラインアップを網羅する、各種 PSpice モデルで構成された事前インストール済みライブラリ
    • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
    • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
    • 複数製品の同時分析をサポート
    • Cadence の PSpice テクノロジーを活用
    • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
    • オフライン作業に対応し、柔軟性のあるスタンドアロン・ツール
    計算ツール ダウンロード
    A/D コンバータ(ADC)高調波カリキュレータ
    ADC-HARMONIC-CALC

      The ADC Harmonic Calculation tool is an excel based calculator for determining the location in frequency space of high order harmonics following Nyquist aliasing in an analog to digital converter.

      Given an ADC sample rate and the span of a signal of interest the calcultor will determine if the 2nd (...)

    計算ツール ダウンロード
    ジッタおよび SNR カリキュレータ、ADC 用
    JITTER-SNR-CALC JITTER-SNR-CALC の使用により、入力周波数とクロック・ジッタに基づく ADC の理論上の信号対ノイズ比(SNR)性能の計算が可能になります。
    設計ツール ダウンロード
    SBAC119B.ZIP (3547 KB)
    設計ツール ダウンロード
    SLAC132A.ZIP (559 KB)

    CAD/CAE シンボル

    パッケージ ピン数 ダウンロード
    VQFN (RGZ) 48 オプションの表示

    購入と品質

    サポートとトレーニング

    TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

    TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

    トレーニング・シリーズ

    TI のトレーニングとビデオをすべて表示

    ビデオ

    関連ビデオ