トップ

製品の詳細

パラメータ

Arm MHz (Max.) 375, 456 DRAM SDRAM Arm CPU Arm9 Ethernet MAC 10/100 USB 1 SPI 2 I2C 2 Operating temperature range (C) -40 to 105, -40 to 90, 0 to 90 Serial I/O McASP, SPI, I2C, UART UART 3 open-in-new その他の その他の Sitara プロセッサ

パッケージ|ピン|サイズ

HLQFP (PTP) 176 676 mm² 26 x 26 open-in-new その他の その他の Sitara プロセッサ

特長

  • 375- and 456-MHz ARM926EJ-S™ RISC Core
    • 32-Bit and 16-Bit (Thumb®) Instructions
    • Single-Cycle MAC
    • ARM Jazelle® Technology
    • Embedded ICE-RT™ for Real-Time Debug
  • ARM9 Memory Architecture
    • 16KB of Instruction Cache
    • 16KB of Data Cache
    • 8KB of RAM (Vector Table)
    • 64KB of ROM
  • Enhanced Direct Memory Access Controller 3 (EDMA3):
    • 2 Transfer Controllers
    • 32 Independent DMA Channels
    • 8 Quick DMA Channels
    • Programmable Transfer Burst Size
  • 128KB of RAM Memory
  • 3.3-V LVCMOS I/Os (Except for USB Interface)
  • Two External Memory Interfaces:
    • EMIFA
      • NOR (8-Bit-Wide Data)
      • NAND (8-Bit-Wide Data)
    • EMIFB
      • 16-Bit SDRAM With 128-MB Address Space
  • Three Configurable 16550-Type UART Modules:
    • UART0 With Modem Control Signals
    • 16-Byte FIFO
    • 16x or 13x Oversampling Option
    • Autoflow Control Signals (CTS, RTS) on UART0 Only
  • Two Serial Peripheral Interfaces (SPIs) Each With One Chip Select
  • Programmable Real-Time Unit Subsystem (PRUSS)
    • Two Independent Programmable Real-Time Unit (PRU) Cores
      • 32-Bit Load-Store RISC Architecture
      • 4KB of Instruction RAM per Core
      • 512 Bytes of Data RAM per Core
      • PRUSS can be Disabled Through Software to Save Power
    • Standard Power-Management Mechanism
      • Clock Gating
      • Entire Subsystem Under a Single PSC Clock Gating Domain
    • Dedicated Interrupt Controller
    • Dedicated Switched Central Resource
  • Multimedia Card (MMC)/Secure Digital (SD) Card Interface With Secure Data I/O (SDIO)
  • Two Master and Slave Inter-Integrated Circuit (I2C Bus™)
  • USB 2.0 OTG Port With Integrated PHY (USB0)
    • USB 2.0 Full-Speed Client
    • USB 2.0 Full- and Low-Speed Host
    • End Point 0 (Control)
    • End Points 1, 2, 3, and 4 (Control, Bulk, Interrupt, or ISOC) RX and TX
  • Two Multichannel Audio Serial Ports (McASPs):
    • Six Clock Zones and 28 Serial Data Pins
    • Supports TDM, I2S, and Similar Formats
    • FIFO Buffers for Transmit and Receive
  • 10/100 Mbps Ethernet MAC (EMAC):
    • IEEE 802.3 Compliant (3.3-V I/O Only)
    • RMII Media-Independent Interface
    • Management Data I/O (MDIO) Module
  • One 64-Bit General-Purpose Timer (Configurable as Two 32-Bit Timers)
  • One 64-Bit General-Purpose Watchdog Timer (Configurable as Two 32-Bit General-Purpose Timers)
  • Three Enhanced Pulse Width Modulators (eHRPWMs):
    • Dedicated 16-Bit Time-Base Counter With Period and Frequency Control
    • 6 Single-Edge, 6 Dual-Edge Symmetric, or 3 Dual-Edge Asymmetric Outputs
    • Dead-Band Generation
    • PWM Chopping by High-Frequency Carrier
    • Trip Zone Input
  • Three 32-Bit Enhanced Capture (eCAP) Modules:
    • Configurable as 3 Capture Inputs or 3 Auxiliary Pulse Width Modulator (APWM) Outputs
    • Single-Shot Capture of up to Four Event Timestamps
  • Two 32-Bit Enhanced Quadrature Encoder Pulse (eQEP) Modules
  • 176-Pin PowerPAD™ Plastic Quad Flat Pack [PTP suffix], 0.5-mm Pin Pitch
  • Commercial, Industrial, or Extended Temperature

All trademarks are the property of their respective owners.

open-in-new その他の その他の Sitara プロセッサ

概要

The AM1705 is a low-power ARM microprocessor based on an ARM926EJ-S.

The device enables original-equipment manufacturers (OEMs) and original-design manufacturers (ODMs) to quickly bring to market devices with robust operating systems, rich user interfaces, and high processor performance through the maximum flexibility of a fully integrated, mixed processor solution.

The ARM926EJ-S is a 32-bit RISC processor core that performs 32-bit or 16-bit instructions and processes 32-, 16-, or 8-bit data. The core uses pipelining so that all parts of the processor and memory system can operate continuously.

The ARM core has a coprocessor 15 (CP15), protection module, and data and program memory management units (MMUs) with table look-aside buffers. The ARM core has separate 16KB of instruction and 16-KB data caches. Both memory blocks are 4-way associative with virtual index virtual tag (VIVT). The ARM core also has 8KB of RAM (Vector Table) and 64KB of ROM.

The peripheral set includes: a 10/100 Mbps Ethernet MAC (EMAC) with a management data input/output (MDIO) module; two I2C Bus interfaces; three multichannel audio serial ports (McASPs) with serializers and FIFO buffers; two 64-bit general-purpose timers each configurable (one configurable as watchdog); up to 8 banks of 16 pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; three UART interfaces (one with both RTS and CTS); three enhanced high-resolution pulse width modulator (eHRPWM) peripherals; three 32-bit enhanced capture (eCAP) module peripherals which can be configured as 3 capture inputs or 3 auxiliary pulse width modulator (APWM) outputs; two 32-bit enhanced quadrature encoded pulse (eQEP) peripherals; and 2 external memory interfaces: an asynchronous and SDRAM external memory interface (EMIFA) for slower memories or peripherals, and a higher speed memory interface (EMIFB) for SDRAM.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the device and the network. The EMAC supports both 10Base-T and 100Base-TX, or 10 Mbps and 100 Mbps in either half- or full-duplex mode. Additionally, an MDIO interface is available for PHY configuration.

The I2C, SPI, and USB2.0 ports allow the device to easily control peripheral devices and/or communicate with host processors.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each peripheral, see the related sections later in this document and the associated peripheral reference guides.

The device has a complete set of development tools for the ARM processor. These tools include C compilers and a Windows® debugger interface for visibility into source code execution.

open-in-new その他の その他の Sitara プロセッサ
ダウンロード
おすすめの類似製品
類似しているが機能が同等ではない比較製品
AM3352 アクティブ Sitara プロセッサ: Arm Cortex-A8、1Gb イーサネット・ディスプレイ、CAN 本製品は Arm Cortex-A8 コアや Gb イーサネットなどの新技術により、多くの機能に対応します。

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 32
種類 タイトル 英語版のダウンロード 日付
* データシート AM1705 ARM® Microprocessor データシート 2017年 1月 31日
* エラッタ AM1705 Silicon Errata (Silicon Revisions 3.0, 2.1, and 2.0) 2014年 6月 17日
ユーザー・ガイド ARM Assembly Language Tools v19.6.0.STS User's Guide 2020年 2月 4日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v19.6.0.STS User's Guide 2020年 2月 4日
技術記事 Designing smarter remote terminal units for microgrids 2019年 10月 2日
ユーザー・ガイド ARM Assembly Language Tools v18.12.0.LTS User's Guide 2019年 6月 3日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.12.0.LTS User's Guide 2019年 6月 3日
技術記事 Security versus functional safety: a view from the Processor Software Development Kit 2019年 5月 31日
アプリケーション・ノート General Hardware Design/BGA PCB Design/BGA Decoupling 2019年 2月 22日
アプリケーション・ノート OMAP-L13x / C674x / AM1x Schematic Review Checklist 2019年 2月 14日
ユーザー・ガイド ARM Assembly Language Tools v18.9.0.STS User's Guide 2018年 11月 19日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v18.9.0.STS User's Guide 2018年 11月 19日
技術記事 Simplified software development through the Processor SDK and tools 2018年 10月 2日
ユーザー・ガイド How-To and Troubleshooting Guide for PRU-ICSS PROFIBUS 2018年 9月 24日
技術記事 Processor SDK: one for all and all for one 2018年 6月 27日
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) User's Guide 2018年 2月 7日
ユーザー・ガイド ARM Assembly Language Tools v17.9.0.STS User's Guide 2018年 1月 16日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.9.0.STS User's Guide 2018年 1月 16日
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) v6.50 User's Guide 2017年 10月 1日
ユーザー・ガイド ARM Assembly Language Tools v17.6.0.STS User's Guide 2017年 9月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.6.0.STS User's Guide 2017年 9月 30日
ユーザー・ガイド ARM Assembly Language Tools v17.3.0.STS User's Guide 2017年 6月 21日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v17.3.0.STS User's Guide 2017年 6月 21日
ユーザー・ガイド AM1705 ARM Microprocessor Technical Reference Manual 2016年 9月 21日
ユーザー・ガイド ARM Assembly Language Tools v15.12.0.LTS User's Guide 2016年 4月 30日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v15.12.0.LTS User's Guide 2016年 4月 30日
ユーザー・ガイド ARM Assembly Language Tools v5.1 User's Guide 2014年 11月 5日
ユーザー・ガイド ARM Optimizing C/C++ Compiler v5.1 User's Guide 2014年 11月 5日
アプリケーション・ノート Using the AM17xx Bootloader 2012年 5月 31日
アプリケーション・ノート Powering the AM1705 and AM1707 With the TPS650061 2011年 10月 18日
アプリケーション・ノート AM17x Power Consumption Summary 2010年 6月 30日
アプリケーション・ノート Fold for Mona 2 2010年 3月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
Linux EZ ソフトウェア開発キット(EZSDK)、Sitara™ ARM® マイクロプロセッサ用
LINUXEZSDK-SITARA 注:AM387x 用 SDK は準備中です

The Linux EZ Software Development Kit (EZ SDK) provides Sitara™ ARM® Cortex™-A8 and ARM9™ developers an easy set up and quick out-of-box experience that is specific to and highlights the features of TI's ARM microprocessors. Launching demos, benchmarks and (...)

特長

The Sitara Linux EZ SDK features:

  • Open Linux support
  • GUI-based application launcher
  • 3-D graphics support
  • Example application with available source code
The Linux EZ SDK includes the following components:
  • Linux kernel and Bootloaders
  • File system
  • Qt/Webkit application framework
  • Application launcher
  • 3D graphics (...)
ソフトウェア開発キット (SDK) ダウンロード
Windows Embedded Compact/CE ソフトウェア開発キット(SDK) - ARM9 ベース AM18x、OMAP-L13x プロセッサ
WINCESDK-AM1XOMAPL1X Microsoft Windows Embedded Compact (WEC7) and CE (WinCE 6.0) operating systems are optimized for embedded devices that require minimum storage based on a componentized architecture.

WinCE BSPs for ARM9-based processors are now available from Adeneo Embedded.

デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
Sitara™プロセッサ Code Composer Studio(CCStudio)統合開発環境(IDE)
CCSTUDIO-SITARA

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Sitara™ ARM© Processors

 

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio comprises a suite of tools used to develop and debug (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM490.ZIP (5 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM491A.ZIP (109 KB) - IBIS Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
Powering the AM1705 and AM1707 with the TPS650061
PR1061 — AM17xx プロセッサ用の低コスト統合型パワー・ソリューション
設計ファイル

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
HLQFP (PTP) 176 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ