CD4027B

アクティブ

CMOS デュアル J-K マスタ・スレーブ・フリップ・フロップ

製品詳細

Number of channels 2 Technology family CD4000 Supply voltage (min) (V) 3 Supply voltage (max) (V) 18 Input type TTL Output type Push-Pull Clock frequency (MHz) 12 Supply current (max) (µA) 600 IOL (max) (mA) 1.5 IOH (max) (mA) -1.5 Features Balanced outputs, Clear, Positive edge triggered, Positive input clamp diode, Preset, Standard speed (tpd > 50ns) Operating temperature range (°C) -55 to 125 Rating Catalog
Number of channels 2 Technology family CD4000 Supply voltage (min) (V) 3 Supply voltage (max) (V) 18 Input type TTL Output type Push-Pull Clock frequency (MHz) 12 Supply current (max) (µA) 600 IOL (max) (mA) 1.5 IOH (max) (mA) -1.5 Features Balanced outputs, Clear, Positive edge triggered, Positive input clamp diode, Preset, Standard speed (tpd > 50ns) Operating temperature range (°C) -55 to 125 Rating Catalog
PDIP (N) 16 181.42 mm² 19.3 x 9.4 SOIC (D) 16 59.4 mm² 9.9 x 6 SOP (NS) 16 79.56 mm² 10.2 x 7.8 TSSOP (PW) 16 32 mm² 5 x 6.4
  • セット・リセット機能
  • 静的フリップ・フロップ動作:クロックがHIGH または LOW レベルの間は状態を継続して維持
  • 中程度の速度での動作:10V で 16MHz (標準値) のクロック・トグル・レート
  • 標準化された対称出力特性
  • 20V で静止電流を 100% テスト済み
  • パッケージの温度範囲全体にわたって 18V 時に最大入力電流 1µA、25℃ では 18V 時に 100nA
  • ノイズ・マージン (パッケージの全温度範囲にわたって):
    • VDD = 5V で 1V
    • VDD = 10V で 2V
    • VDD = 15V で 2.5V
  • 5V、10V、15V のパラメータ定格
  • JEDEC 暫定標準 No. 138 『standard specifications for description of ’B’ series CMOS devices』 のすべての要求事項に適合
  • セット・リセット機能
  • 静的フリップ・フロップ動作:クロックがHIGH または LOW レベルの間は状態を継続して維持
  • 中程度の速度での動作:10V で 16MHz (標準値) のクロック・トグル・レート
  • 標準化された対称出力特性
  • 20V で静止電流を 100% テスト済み
  • パッケージの温度範囲全体にわたって 18V 時に最大入力電流 1µA、25℃ では 18V 時に 100nA
  • ノイズ・マージン (パッケージの全温度範囲にわたって):
    • VDD = 5V で 1V
    • VDD = 10V で 2V
    • VDD = 15V で 2.5V
  • 5V、10V、15V のパラメータ定格
  • JEDEC 暫定標準 No. 138 『standard specifications for description of ’B’ series CMOS devices』 のすべての要求事項に適合

CD4027B は、2 つの同一の相補対称型 J-K フリップ・フロップを搭載した、シングル・モノリシック・チップ IC です。各フリップ・フロップは、J、K、セット、リセット、クロックの入力信号を備えています。バッファ付きの Q 信号および Q 信号を出力として備えています。この入出力構成により、RCA-CD4013B デュアル D タイプ・フリップ・フロップとの共存動作が可能です。

CD4027B は、制御、レジスタ、トグルの機能を実行するときに便利です。J および K 入力のロジック・レベルと、内部の自己制御によって各フリップ・フロップの状態が決まります。フリップ・フロップの状態は、クロック・パルスの立ち上がりに同期して変化します。セットおよびリセット機能は、クロックとは独立しており、セットまたはリセット入力に HIGH レベル信号が印加されたときに動作を開始します。

CD4027B タイプは、 16 リードのハーメチック・デュアル・インライン・セラミック・パッケージ (F3A サフィックス)、16 リードのデュアル・インライン・プラスチック・パッケージ (E サフィックス)、16 リードのスモール・アウトライン・パッケージ (M、M96、MT、NSR サフィックス)、16 リードのシン・シュリンク・スモール・アウトライン・パッケージ (PW および PWR サフィックス) で供給されます。

CD4027B は、2 つの同一の相補対称型 J-K フリップ・フロップを搭載した、シングル・モノリシック・チップ IC です。各フリップ・フロップは、J、K、セット、リセット、クロックの入力信号を備えています。バッファ付きの Q 信号および Q 信号を出力として備えています。この入出力構成により、RCA-CD4013B デュアル D タイプ・フリップ・フロップとの共存動作が可能です。

CD4027B は、制御、レジスタ、トグルの機能を実行するときに便利です。J および K 入力のロジック・レベルと、内部の自己制御によって各フリップ・フロップの状態が決まります。フリップ・フロップの状態は、クロック・パルスの立ち上がりに同期して変化します。セットおよびリセット機能は、クロックとは独立しており、セットまたはリセット入力に HIGH レベル信号が印加されたときに動作を開始します。

CD4027B タイプは、 16 リードのハーメチック・デュアル・インライン・セラミック・パッケージ (F3A サフィックス)、16 リードのデュアル・インライン・プラスチック・パッケージ (E サフィックス)、16 リードのスモール・アウトライン・パッケージ (M、M96、MT、NSR サフィックス)、16 リードのシン・シュリンク・スモール・アウトライン・パッケージ (PW および PWR サフィックス) で供給されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74LVC112A アクティブ クリアとプリセット搭載、デュアル、ネガティブ・エッジ・トリガ J-K フリップ・フロップ Smaller voltage range (1.65V to 5.5V), shorter average propagation delay (5.5ns), higher average drive strength (24mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
9 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート CD4027B CMOS デュアル J-K フリップ・フロップ データシート (Rev. D 翻訳版) PDF | HTML 英語版 (Rev.D) PDF | HTML 2021年 12月 17日
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics 2001年 12月 3日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
パッケージ ピン数 ダウンロード
PDIP (N) 16 オプションの表示
SOIC (D) 16 オプションの表示
SOP (NS) 16 オプションの表示
TSSOP (PW) 16 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ