トップ

製品の詳細

パラメータ

Function Differential Additive RMS jitter (Typ) (fs) 38 Output frequency (Max) (MHz) 250 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 50 Features 1:8 fanout, PCIe Gen 1-5 compliant, DB800ZL compliant, SMBus control, OE# control, Individual output enable control Operating temperature range (C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL open-in-new その他の クロック・バッファ

パッケージ|ピン|サイズ

VQFN (RSL) 48 36 mm² 6 x 6 open-in-new その他の クロック・バッファ

特長

  • 8 LP-HCSL outputs with programmable integrated 85-Ω (default) or 100-Ω differential output terminations
  • 8 hardware output enable (OE#) controls
  • Additive phase jitter after PCIE Gen5 filter: < 25 fs, RMS (maximum)
  • Additive phase jitter after DB2000Q filter: < 38 fs, RMS (maximum)
  • Supports PCIe Gen 4 and Gen 5 Common Clock (CC) and Individual Reference (IR) architectures
    • Spread spectrum-compatible
  • Output-to-output skew: < 50 ps
  • Input-to-output delay: < 3 ns
  • Fail-safe input

  • Programmable output slew rate control

  • 3.3-V core and IO supply voltages
  • Hardware-controlled low power mode (PD#)
  • Current consumption: 72 mA maximum
  • 6-mm × 6-mm, 48-pin VQFN package
open-in-new その他の クロック・バッファ

概要

The CDCDB800 is a 8-output LP-HCSL, DB800ZL-compliant, clock buffer capable of distributing the reference clock for PCIe Gen 1-5, QuickPath Interconnect (QPI), UPI, SAS, and SATA interfaces. The SMBus interface and eight output enable pins allow the configuration and control of all eight outputs individually. The CDCDB800 is a DB800ZL derivative buffer and meets or exceeds the system parameters in the DB800ZL specification. It also meets or exceeds the parameters in the DB2000Q specification. The CDCDB800 is packaged in a 6-mm × 6-mm, 48-pin VQFN package.

open-in-new その他の クロック・バッファ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
CDCDB2000 アクティブ PCIe® Gen 1 ~ Gen 5 向け、DB2000QL に対応する、20 出力のクロック・バッファ 20 出力、DB2000QL 準拠バージョン
新製品 CDCDB803 アクティブ SMBus アドレス選択可能、PCIe® Gen 1 ~ Gen 5 向け、8 出力クロック・バッファ CDCDB800 のピン配列は若干異なる

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
* データシート CDCDB800 DB800ZL-Compliant 8-Output Clock Buffer for PCIe Gen 1 to Gen 5 データシート 2021年 7月 16日
ユーザー・ガイド CDCDB800EVM User's Guide 2021年 7月 16日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
225
概要
CDCDB800 評価基板は、LP-HCSL (低消費電力のホスト・クロック信号レベル) を供給する DB800ZL に準拠した 8 出力のクロック・バッファであり、PCIe® Gen 1 ~ Gen 5 の各アプリケーションや、QPI (QuickPath Interconnect)、UPI、SAS、SATA の各インターフェイスで、リファレンス・クロックを分配することができます。SMBus インターフェイスと 8 出力を採用した結果、ピンで 8 個の出力すべてを個別に構成および制御することができます。CDCDB800 は、DB800ZL から派生したバッファであり、DB800ZL と DB2000Q の各仕様のパラメータと同等またはそれを上回る値を達成しています。
特長
  • LP-HCSL クロックを最大 8 系統のファンアウトで供給する、使いやすい評価ボード
  • DIP スイッチ経由で構成できる出力イネーブル・ピン
  • 3.3V の単一電源電圧で動作するボード

ソフトウェア開発

サポート・ソフトウェア ダウンロード
SNAC072AK.ZIP (62249 KB)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM247.ZIP (30 KB) - IBIS Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
VQFN (RSL) 48 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ