製品詳細

Function Clock divider, Clock multiplier, Clock synthesizer Number of outputs 6 Output frequency (max) (MHz) 167 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type Differential, LVCMOS, XTAL Output type LVCMOS Operating temperature range (°C) 0 to 70 Features I2C, Integrated EEPROM, Multiplier or divider, Spread-spectrum clocking (SSC) Rating Catalog
Function Clock divider, Clock multiplier, Clock synthesizer Number of outputs 6 Output frequency (max) (MHz) 167 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type Differential, LVCMOS, XTAL Output type LVCMOS Operating temperature range (°C) 0 to 70 Features I2C, Integrated EEPROM, Multiplier or divider, Spread-spectrum clocking (SSC) Rating Catalog
TSSOP (PW) 20 41.6 mm² 6.5 x 6.4
  • High Performance 3:6 PLL based Clock Synthesizer / Multiplier / Divider
  • User Programmable PLL Frequencies
  • EEPROM Programming Without the Need to Apply High Programming Voltage
  • Easy In-Circuit Programming via SMBus Data Interface
  • Wide PLL Divider Ratio Allows 0-ppm Output Clock Error
  • Generates Precise Video (27 MHz or 54 MHz) and Audio System Clocks from Multiple Sampling Frequencies (fS = 16, 22.05, 24, 32, 44.1, 48, 96 kHz)
  • Clock Inputs Accept a Crystal or a Single-Ended LVCMOS or a Differential Input Signal
  • Accepts Crystal Frequencies from 8 MHz up to 54 MHz
  • Accepts LVCMOS or Differential Input Frequencies up to 167 MHz
  • Two Programmable Control Inputs [S0/S1, A0/A1] for User Defined Control Signals
  • Six LVCMOS Outputs with Output Frequencies up to 167 MHz
  • LVCMOS Outputs can be Programmed for Complementary Signals
  • Free Selectable Output Frequency via Programmable Output Switching Matrix [6x6] Including 7-Bit Post-Divider for Each Output
  • PLL Loop Filter Components Integrated
  • Low Period Jitter (Typ 60 ps)
  • Features Spread Spectrum Clocking (SSC) for Lowering System EMI
  • Programmable Center Spread SSC Modulation (±0.1%, ±0.25%, and ±0.4%) with a Mean Phase Equal to the Phase of the Non-Modulated Frequency
  • Programmable Down Spread SSC Modulation (1%, 1.5%, 2%, and 3%)
  • Programmable Output Slew-Rate Control (SRC) for Lowering System EMI
  • 3.3-V Device Power Supply
  • Commercial Temperature Range 0°C to 70°C
  • Development and Programming Kit for Easy PLL Design and Programming
    (TI Pro-Clock™)
  • Packaged in 20-Pin TSSOP

Pro-Clock is a trademark of Texas Instruments.

  • High Performance 3:6 PLL based Clock Synthesizer / Multiplier / Divider
  • User Programmable PLL Frequencies
  • EEPROM Programming Without the Need to Apply High Programming Voltage
  • Easy In-Circuit Programming via SMBus Data Interface
  • Wide PLL Divider Ratio Allows 0-ppm Output Clock Error
  • Generates Precise Video (27 MHz or 54 MHz) and Audio System Clocks from Multiple Sampling Frequencies (fS = 16, 22.05, 24, 32, 44.1, 48, 96 kHz)
  • Clock Inputs Accept a Crystal or a Single-Ended LVCMOS or a Differential Input Signal
  • Accepts Crystal Frequencies from 8 MHz up to 54 MHz
  • Accepts LVCMOS or Differential Input Frequencies up to 167 MHz
  • Two Programmable Control Inputs [S0/S1, A0/A1] for User Defined Control Signals
  • Six LVCMOS Outputs with Output Frequencies up to 167 MHz
  • LVCMOS Outputs can be Programmed for Complementary Signals
  • Free Selectable Output Frequency via Programmable Output Switching Matrix [6x6] Including 7-Bit Post-Divider for Each Output
  • PLL Loop Filter Components Integrated
  • Low Period Jitter (Typ 60 ps)
  • Features Spread Spectrum Clocking (SSC) for Lowering System EMI
  • Programmable Center Spread SSC Modulation (±0.1%, ±0.25%, and ±0.4%) with a Mean Phase Equal to the Phase of the Non-Modulated Frequency
  • Programmable Down Spread SSC Modulation (1%, 1.5%, 2%, and 3%)
  • Programmable Output Slew-Rate Control (SRC) for Lowering System EMI
  • 3.3-V Device Power Supply
  • Commercial Temperature Range 0°C to 70°C
  • Development and Programming Kit for Easy PLL Design and Programming
    (TI Pro-Clock™)
  • Packaged in 20-Pin TSSOP

Pro-Clock is a trademark of Texas Instruments.

The CDCE906 is one of the smallest and powerful PLL synthesizer / multiplier / divider available today. Despite its small physical outlines, the CDCE906 is flexible. It has the capability to produce an almost independent output frequency from a given input frequency.

The input frequency can be derived from a LVCMOS, differential input clock, or a single crystal. The appropriate input waveform can be selected via the SMBus data interface controller.

To achieve an independent output frequency the reference divider M and the feedback divider N for each PLL can be set to values from 1 up to 511 for the M-Divider and from 1 up to 4095 for the N-Divider. The PLL-VCO (voltage controlled oscillator) frequency than is routed to the free programmable output switching matrix to any of the six outputs. The switching matrix includes an additional 7-bit post-divider (1-to-127) and an inverting logic for each output.

The deep M/N divider ratio allows the generation of zero ppm clocks from any reference input frequency (e.g., a 27 MHz).

The CDCE906 includes three PLLs of those one supports SSC (spread-spectrum clocking). PLL1, PLL2, and PLL3 are designed for frequencies up to 167 MHz and optimized for zero-ppm applications with wide divider factors.

PLL2 also supports center-spread and down-spread spectrum clocking (SSC). This is a common technique to reduce electro-magnetic interference. Also, the slew-rate controllable (SRC) output edges minimize EMI noise.

Based on the PLL frequency and the divider settings, the internal loop filter components will be automatically adjusted to achieve high stability and optimized jitter transfer characteristic of the PLL.

The device supports non-volatile EEPROM programming for easy-customized application. It is preprogrammed with a factory default configuration (see Figure 13) and can be reprogrammed to a different application configuration before it goes onto the PCB or reprogrammed by in-system programming. A different device setting is programmed via the serial SMBus interface.

Two free programmable inputs, S0 and S1, can be used to control for each application the most demanding logic control settings (outputs disable to low, outputs 3-state, power down, PLL bypass, etc).

The CDCE906 has three power supply pins, VCC, VCCOUT1 and VCCOUT2. VCC is the power supply for the device. It operates from a single 3.3-V supply voltage. VCCOUT1 and VCCOUT2 are the power supply pins for the outputs. VCCOUT1 supplies the outputs Y0 and Y1 and VCCOUT2 supplies the outputs Y2, Y3, Y4, and Y5. Both outputs supplies can be 2.3 V to 3.6 V. At output voltages lower than 3.3 V, the output drive current is limited.

The CDCE906 is characterized for operation from 0°C to 70°C.

The CDCE906 is one of the smallest and powerful PLL synthesizer / multiplier / divider available today. Despite its small physical outlines, the CDCE906 is flexible. It has the capability to produce an almost independent output frequency from a given input frequency.

The input frequency can be derived from a LVCMOS, differential input clock, or a single crystal. The appropriate input waveform can be selected via the SMBus data interface controller.

To achieve an independent output frequency the reference divider M and the feedback divider N for each PLL can be set to values from 1 up to 511 for the M-Divider and from 1 up to 4095 for the N-Divider. The PLL-VCO (voltage controlled oscillator) frequency than is routed to the free programmable output switching matrix to any of the six outputs. The switching matrix includes an additional 7-bit post-divider (1-to-127) and an inverting logic for each output.

The deep M/N divider ratio allows the generation of zero ppm clocks from any reference input frequency (e.g., a 27 MHz).

The CDCE906 includes three PLLs of those one supports SSC (spread-spectrum clocking). PLL1, PLL2, and PLL3 are designed for frequencies up to 167 MHz and optimized for zero-ppm applications with wide divider factors.

PLL2 also supports center-spread and down-spread spectrum clocking (SSC). This is a common technique to reduce electro-magnetic interference. Also, the slew-rate controllable (SRC) output edges minimize EMI noise.

Based on the PLL frequency and the divider settings, the internal loop filter components will be automatically adjusted to achieve high stability and optimized jitter transfer characteristic of the PLL.

The device supports non-volatile EEPROM programming for easy-customized application. It is preprogrammed with a factory default configuration (see Figure 13) and can be reprogrammed to a different application configuration before it goes onto the PCB or reprogrammed by in-system programming. A different device setting is programmed via the serial SMBus interface.

Two free programmable inputs, S0 and S1, can be used to control for each application the most demanding logic control settings (outputs disable to low, outputs 3-state, power down, PLL bypass, etc).

The CDCE906 has three power supply pins, VCC, VCCOUT1 and VCCOUT2. VCC is the power supply for the device. It operates from a single 3.3-V supply voltage. VCCOUT1 and VCCOUT2 are the power supply pins for the outputs. VCCOUT1 supplies the outputs Y0 and Y1 and VCCOUT2 supplies the outputs Y2, Y3, Y4, and Y5. Both outputs supplies can be 2.3 V to 3.6 V. At output voltages lower than 3.3 V, the output drive current is limited.

The CDCE906 is characterized for operation from 0°C to 70°C.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
10 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート Programmable 3-PLL Clock Synthesizer / Multiplier/Divider データシート (Rev. H) 2007年 12月 11日
アプリケーション・ノート High Speed Layout Guidelines (Rev. A) 2017年 8月 8日
ユーザー・ガイド CDCE(L)9XX & CDCEx06 Programming Evaluation Module Manual (Rev. A) 2010年 11月 22日
アプリケーション・ノート Troubleshooting I2C Bus Protocol 2009年 10月 19日
ユーザー・ガイド CDCE(L)9XX & CDCEx06 Programming Evaluation Module Manual 2008年 12月 9日
アプリケーション・ノート CDCx706/x906 Termination and Signal Integrity Guidelines (Rev. A) 2007年 11月 28日
EVM ユーザー ガイド (英語) CDCE906/CDCE706 Programming EVM (Rev. B) 2007年 8月 14日
ユーザー・ガイド CDCE906/CDCE706 Performance EVM (Rev. B) 2007年 4月 17日
アプリケーション・ノート Clock Recommendations for the DM643x EVM 2006年 11月 29日
アプリケーション・ノート Recommended Terminations for the Differential Inputs of CDCE906/CDCE706 2006年 8月 10日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

CDCE906-706PERFEVM — CDCE906 と CDCE706 の評価基板

CDCE906-706PERF 評価基板を採用すると、水晶の差動入力と LVCMOS 入力をオプションとして利用できる、CDCE906 と CDCE706 の機能と性能を検証することができます。6 個の出力は、SMA ケーブル経由でオシロスコープに直接接続できます。
ユーザー ガイド: PDF
評価ボード

CDCE906-706PROGEVM — CDCE906 および CDCE706 プログラマブル EVM

ユーザー ガイド: PDF
アプリケーション・ソフトウェアとフレームワーク

SCAC097 Executable File Without LabVIEW 8.2 Run Time Engine

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
クロック・ジェネレータ
CDCE706 300MHz、LVCMOS、プログラマブル、3 個の PLL クロック・シンセサイザ / 逓倍器 / 分周器 CDCE906 167MHz、LVCMOS、プログラマブル、3 個の PLL クロック・シンセサイザ / 逓倍器 / 分周器 CDCE913 2.5V または 3.3V LVCMOS 出力、プログラマブル、1 個の PLL VCXO クロック・シンセサイザ CDCE925 2.5V または 3.3V LVCMOS 出力、プログラマブル、2 個の PLL VCXO クロック・シンセサイザ CDCE937 2.5V または 3.3V LVCMOS 出力、プログラマブル、3 個の PLL VCXO クロック・シンセサイザ CDCE949 2.5V または 3.3V LVCMOS 出力、プログラマブル、4 個の PLL VCXO クロック・シンセサイザ
サポート・ソフトウェア

CLOCKPRO ClockPro Software

TI's ClockPro software allows users to program/configure the following devices in a friendly GUI interface:

  • CDCE949
  • CDCE937
  • CDCE925
  • CDCE913
  • CDCE906
  • CDCE706
  • CDCEL949
  • CDCEL937
  • CDCEL925
  • CDCEL913

It is intended to be used with the evaluation modules of the above devices.

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
クロック・ジェネレータ
CDCE706 300MHz、LVCMOS、プログラマブル、3 個の PLL クロック・シンセサイザ / 逓倍器 / 分周器 CDCE906 167MHz、LVCMOS、プログラマブル、3 個の PLL クロック・シンセサイザ / 逓倍器 / 分周器 CDCE913 2.5V または 3.3V LVCMOS 出力、プログラマブル、1 個の PLL VCXO クロック・シンセサイザ CDCE925 2.5V または 3.3V LVCMOS 出力、プログラマブル、2 個の PLL VCXO クロック・シンセサイザ CDCE937 2.5V または 3.3V LVCMOS 出力、プログラマブル、3 個の PLL VCXO クロック・シンセサイザ CDCE949 2.5V または 3.3V LVCMOS 出力、プログラマブル、4 個の PLL VCXO クロック・シンセサイザ CDCEL913 1.8V LVCMOS 出力、プログラマブル、1 個の PLL VCXO クロック・シンセサイザ CDCEL925 1.8V LVCMOS 出力、プログラマブル、2 個の PLL VCXO クロック・シンセサイザ CDCEL937 1.8V LVCMOS 出力、プログラマブル、3 個の PLL VCXO クロック・シンセサイザ CDCEL949 1.8V LVCMOS 出力、プログラマブル、4 個の PLL VCXO クロック・シンセサイザ
ハードウェア開発
評価ボード
CDCE906-706PROGEVM CDCE906 および CDCE706 プログラマブル EVM CDCE913PERF-EVM CDCE913 性能評価モジュール CDCE925PERF-EVM CDCE925 性能評価モジュール CDCE949PERF-EVM CDCE949 性能評価モジュール CDCEL913PERF-EVM CDCEL913 性能評価モジュール CDCEL925PERF-EVM CDCEL925 性能評価モジュール CDCEL949PERF-EVM CDCEL949 性能評価モジュール CDCEL9XXPROGEVM CDCE(L)949 ファミリ EEPROM プログラミング・ボード
ソフトウェア
ソフトウェア・プログラミング・ツール
CLOCKPRO ClockPro™ プログラミング・ソフトウェア
サポート・ソフトウェア

SCAC073 TI-Pro-Clock Programming Software

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
クロック・ジェネレータ
CDC706 200MHz、LVCMOS、カスタム プログラミング (設定) 済み、3 個の PLL、クロック シンセサイザ / 逓倍器 / 分周器 CDC906 167MHz、LVCMOS、カスタム プログラミング (設定) 済み、3 個の PLL、クロック シンセサイザ / 逓倍器 / 分周器 CDCE706 300MHz、LVCMOS、プログラマブル、3 個の PLL クロック・シンセサイザ / 逓倍器 / 分周器 CDCE906 167MHz、LVCMOS、プログラマブル、3 個の PLL クロック・シンセサイザ / 逓倍器 / 分周器 CDCE913 2.5V または 3.3V LVCMOS 出力、プログラマブル、1 個の PLL VCXO クロック・シンセサイザ CDCE925 2.5V または 3.3V LVCMOS 出力、プログラマブル、2 個の PLL VCXO クロック・シンセサイザ CDCE937 2.5V または 3.3V LVCMOS 出力、プログラマブル、3 個の PLL VCXO クロック・シンセサイザ CDCE949 2.5V または 3.3V LVCMOS 出力、プログラマブル、4 個の PLL VCXO クロック・シンセサイザ CDCEL913 1.8V LVCMOS 出力、プログラマブル、1 個の PLL VCXO クロック・シンセサイザ CDCEL925 1.8V LVCMOS 出力、プログラマブル、2 個の PLL VCXO クロック・シンセサイザ CDCEL937 1.8V LVCMOS 出力、プログラマブル、3 個の PLL VCXO クロック・シンセサイザ CDCEL949 1.8V LVCMOS 出力、プログラマブル、4 個の PLL VCXO クロック・シンセサイザ
シミュレーション・モデル

CDCE906 IBIS Model (Rev. A)

SCAC071A.ZIP (119 KB) - IBIS Model
ガーバー・ファイル

CDCE906/CDCE706 PERF EVM Gerber Files

SCAC074.ZIP (963 KB)
ガーバー・ファイル

CDCE906/CDCE706 PROG EVM Gerber files

SCAC075.ZIP (847 KB)
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リファレンス・デザイン

TIDA-00080 — 絶縁シャント・ベース電流検出モジュール、デルタ - シグマ・モジュレータ、リファレンス・デザイン

この絶縁型シャント・ベースの電流測定ユニットは、電流トランス(CT)を使用せずに電流の高精度測定を可能にします。高電圧の絶縁能力とデルタ・シグマ変調器を実装した AMC1304 を使用し、絶縁を実現しています。このソリューションは CT を不要にし、基板面積と製品重量の低減、システム内のクロストークと EMI の低減、CT をシャントで代替したことによる機械的な問題の削減により製品寿命延長を可能にします。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00171 — モーター制御向け絶縁電流シャント/電圧測定用リファレンス・デザイン

この評価キットとリファレンス・デザインは、強化された絶縁デルタ-シグマ変調器である AMC130x とともに、C2000™ TMS320F28377D Delfino™ マイコンに内蔵されている Sinc フィルタを実装しています。このデザインを使用すると、3 つのモーター電流、3 つのインバータ電圧、DC リンク電圧という各測定値の性能を評価できます。  キットの一部として、Sinc フィルタの構成、PLL 周波数の設定、Sinc フィルタからのデータの受信を行うためのファームウェアが付属しています。汎用的なランタイム GUI も付属しており、AMC130x (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
TSSOP (PW) 20 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ