4 つの出力チャネルには、それぞれに構成可能な整数分周器があります。これにより、出力多重化と合わせて最大5つの異なる周波数が得られます。クロック分配分周器は決定論的な方法でリセットされるため、クリーンなクロック・ゲート処理とグリッチのない更新能力が得られます。柔軟なパワーダウン・オプションにより、デバイスの消費電力がアクティブとスタンバイの両方の動作で最小になるよう、最適化できます。4 つの 156.25MHz LVDS 出力は、1.8V で 150mW (標準値) を消費します。100MHz HCSL 出力の RMS ジッタはわずか 386fs (標準値) であるため、PCIe アプリケーションのシステム・マージンを拡張できます。

CDCI6214 は、I²C 互換シリアル・インターフェイスからアクセスできる内部レジスタと内蔵 EEPROM を使用して構成できます。

CDCI6214 を使用すると、非常に低い消費電力と小さなフットプリントで、単一の基準クロックで動作する高性能クロック・ツリーを実現できます。EEPROM は工場出荷時またはユーザー使用時にプログラムできるため、CDCI6214 は、すぐに使用できる低消費電力クロック供給ソリューションとして理想的です。

open-in-new

その他のクロック・ジェネレータ

ダウンロード

おすすめの類似製品

open-in-new

製品の比較

機能およびピン配置は同じだが、同等ではない比較製品

CDCE6214-Q1

アクティブ

Ultra-low power clock generator supporting PCIe gen 1-5 with 2 inputs, 4 outputs and internal EEPROM 複数の出力周波数を生成するには、フラクショナル N PLL を搭載したこの超低消費電力、350fs RMS（代表値）クロック・ジェネレータ・デバイスを使用してください。

類似しているが機能が同等ではない比較製品

CDCM6208

アクティブ

2:8 ultra-low power, low jitter clock generator Use this ultra-low power, 365-fs RMS (typical), clock generator device for fractional or integer divided differential outputs

技術資料

= TI が選択したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。

すべて表示 5

	種類	タイトル	英語版のダウンロード	日付
*	データシート	CDCI6214 PCIe 対応、4 つのプログラム可能出力と EEPROM 搭載の超低消費電力クロック・ジェネレータデータシート (Rev. E 翻訳版)	英語版をダウンロード (Rev.E)	2020年 7月 8日
	ユーザー・ガイド	CDCI6214EVM User’s Guide (Rev. B)		2018年 10月 25日
	技術記事	How to select an optimal clocking solution for your FPGA-based design		2015年 12月 9日
	技術記事	Clocking sampled systems to minimize jitter		2014年 7月 31日
	技術記事	Timing is Everything: How to optimize clock distribution in PCIe applications		2014年 3月 28日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボードダウンロード

CDCI6214 超低消費電力クロック・ジェネレータの評価モジュール

CDCI6214EVM

document-generic

ユーザー・ガイド

149

概要

interface to access the I2C bus to communicate with the CDCI6214 as well as its control pins and the power supply. The edge-launch SMA-connectors enable measurements using 50 Ω equipment while the on-board termination allows to use high impedance probes. The flexible re-work options allow to (...)

特長

Ultra-low power operation
Single high-performance phase-locked-loop
Supports mixed power supply operation from 1.8 V to 3.3 V
Integrated EEPROM with two pages
General purpose inputs and outputs for individual output enable and status signals
Output divider synchronization and digital delays

詳細を表示

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワークダウンロード

テキサス・インスツルメンツのクロックおよびシンセサイザ（TICS）プロ・ソフトウェア

TICSPRO-SW — The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

ダウンロード

特長

Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
Export programming configurations for use in end application.

詳細を表示

設計ツールとシミュレーション

シミュレーション・モデルダウンロード

CDCI6214 IBIS Model (Rev. A)

SNAM219A.ZIP (349 KB) - IBIS Model

ダウンロード

詳細を表示

シミュレーション・ツールダウンロード

PSpice® for TI design and simulation tool

PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

開発の開始