トップ

製品の詳細

パラメータ

Function Single-ended Additive RMS jitter (Typ) (fs) 70 Output frequency (Max) (MHz) 250 Number of outputs 6 VCC out (V) 2.5, 3.3 VCC core (V) 2.5, 3.3 Output skew (ps) 50 Features 1:6 fanout, Output enable control Operating temperature range (C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS open-in-new その他の クロック・バッファ

パッケージ|ピン|サイズ

TSSOP (PW) 14 32 mm² 5 x 6.4 open-in-new その他の クロック・バッファ

特長

  • High-Performance 1:2, 1:3, 1:4, 1:6, 1:8, 1:10, 1:12 LVCMOS Clock Buffer Family
  • Very Low Pin-to-Pin Skew < 50 ps
  • Very Low Additive Jitter < 100 fs
  • Supply Voltage: 3.3 V or 2.5 V
  • fmax = 250 MHz for 3.3 V
    fmax = 180 MHz for 2.5 V
  • Operating Temperature Range: –40°C to 85°C
  • Available in 8-, 14-, 16-, 20-, 24-Pin TSSOP Package (All Pin-Compatible)

All trademarks are the property of their respective owners.

open-in-new その他の クロック・バッファ

概要

The CDCLVC11xx is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments.

The entire family is designed with a modular approach in mind. It is intended to round up TI’s series of LVCMOS clock generators.

Seven different fan-out variations, 1:2 to 1:12, are available. All of the devices are pin-compatible to each other for easy handling.

All family members share the same high performing characteristics such as low additive jitter, low skew, and wide operating temperature range.

The CDCLVC11xx supports an asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low.

The CDCLVC11xx family operates in a 2.5-V and
3.3-V environment and are characterized for operation from –40°C to 85°C.

open-in-new その他の クロック・バッファ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
類似しているが機能が同等ではない比較製品
CDCVF2310 アクティブ 高性能 1:10 クロック・バッファ、汎用アプリケーション 1:10 LVCMOS Buffer up to 200MHz
LMK00105 アクティブ 超低ジッタ、LVCMOS ファンアウト・バッファ/レベル・シフタ、ユニバーサル入力付き Ultra low additive jitter,1:5 LVCMOS Buffers/Level translator

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 3
種類 タイトル 英語版のダウンロード 日付
* データシート CDCLVC11xx 3.3-V and 2.5-V LVCMOS High-Performance Clock Buffer Family データシート 2017年 2月 24日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.C) 2013年 12月 11日
アプリケーション・ノート How to supply 1.8V signals to 3.3V CDCLVC11xx 2010年 11月 30日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$149.00
概要
The CDCLVC1112 is a high-performance, low additive phase noise LVCMOS clock buffer. It has one LVCMOS input and twelve LVCMOS outputs. It has also an enable pin. This evaluation module (EVM) is designed to demonstrate the electrical performance of the CDCLVC1112. However, this EVM can also be used (...)
特長
  • Easy-to-use evaluation board to fan out low phase noise LVCMOS clock signals
  • Easy device setup
  • Enable pin configurable though jumper and SMA
  • Board powered at 3.3V
評価基板 ダウンロード
document-generic ユーザー・ガイド
$999.00
概要

This board supports: TAS2555YZEVMTAS2557EVM and TAS2559EVM.

The Smart Amplifier Speaker Characterization Board, when used in conjunction with a supported TI Smart Amplifier and PurePath Console software, provides users the ability to measure speaker excursion, temperature and other parameters for (...)

特長
  • Easily and quickly characterize speakers
  • Quick connection to TI Smart Amplifier EVMs
  • Microphone included for SPL measurements
  • Laser input for speaker excursion measurements

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLLM088B.ZIP (263 KB) - IBIS Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
複数の ADC を使用する同時コヒーレント DAQ 向けのフレキシブルなインターフェイス(PRU-ICSS)のリファレンス・デザイン
TIDA-01555 — This reference design showcases an interface implementation for connecting multiple high voltage bipolar input, 8-channel, mux-input SAR ADCs (6) with the Sitara Arm processors for expanding the number of input channels using Programmable Real-time Unit (PRU-ICSS). ADCs are configured for (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
超音波フロント・エンド向け低電圧、低ノイズ電源のリファレンス・デザイン
TIDA-01466 — This reference design is a power supply optimized specifically for providing power to eight 16-channel receive AFE ICs for ultrasound imaging systems. This design reduces part count while maximizing efficiency by using single-chip DC-DC converter + LDO combo regulators to set the LDO input just (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
TSSOP (PW) 14 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示