25V、N チャネル NexFET MOSFET™、シングル SON 5 x 6、0.82mΩ
製品の詳細
パラメータ
特長
- Extremely Low Resistance
- Low Qg and Qgd
- Low Thermal Resistance
- Avalanche Rated
- Pb Free Terminal Plating
- RoHS Compliant
- Halogen Free
- SON 5-mm × 6-mm Plastic Package
All trademarks are the property of their respective owners.
概要
This 25 V, 0.49 mΩ, SON 5 × 6 mm NexFET™ power MOSFET is designed to minimize resistance for ORing and hot swap applications and is not designed for switching applications.
技術資料
= TI が選択したこの製品の主要ドキュメント
| 種類 | タイトル | 英語版のダウンロード | 日付 | |
|---|---|---|---|---|
| * | データシート | CSD16570Q5B 25-V N-Channel NexFET Power MOSFET データシート | 2017年 5月 19日 | |
| 技術記事 | Understanding the benefits of “lead-free” power MOSFETs | 2019年 2月 7日 | ||
| アプリケーション・ノート | QFN and SON PCB Attachment | 2018年 8月 24日 | ||
| 技術記事 | When to use load switches in place of discrete MOSFETs | 2016年 2月 3日 | ||
| 技術記事 | 48V systems: Driving power MOSFETs efficiently and robustly | 2015年 10月 8日 | ||
| アプリケーション・ノート | Ringing Reduction Techniques for NexFET High Performance MOSFETs | 2011年 11月 16日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ソフトウェア開発
SLPC019.ZIP (338 KB)
設計ツールとシミュレーション
SLPM132B.ZIP (3 KB) - PSpice Model
SLPM200.ZIP (4 KB) - TINA-TI Spice Model
FETPWRCALC — このツールは、同期整流降圧設計に適した、テキサス・インスツルメンツのディスクリート・パワー MOSFET とパワー・ブロック・デバイスを選択するエンジニアを支援する目的で製作されています。ユーザーは、使用する電源に関する複数の条件を入力し、電力損失、1,000 個購入時の相対価格設定、ソリューションのフットプリント、他の関連パラメータに基づいてさまざまなディスクリート・ソリューションとパワー・ブロック・ソリューションを比較し、設計で使用する FET 選択プロセスを効果的に合理化することができます。
特長
- 電源の各種条件を変更し、一連の入力パラメータに対して最も効率的な TI のソリューションを確認
- TI のコントローラで構成された事前編成済みのリストからいずれかを選択するか、独自のカスタム IC を入力
- 実効電力損失に基づいて複数のソリューションにランクを付け、1,000 個購入時の相対価格設定、デバイスのパッケージ、合計 PCB フットプリントで比較
- 高精度の 2次寄生損失による寄与も含め、ディスクリート・ソリューションとパワー・ブロック・ソリューションの間で電力損失を比較
- 指定したソリューションに対して、負荷電流と電力損失の関係をプロット
- ユーザー入力の MOSFET パラメータに基づいて降圧コンバータ・アプリケーションの電力損失と効率を計算するには、ダウンロード可能な TI の Excel ベース power loss tool（英語）を利用
NONSYNC-BOOST-FET-LOSS-CALC — MOSFET power loss calculator for non-synchronous boost converter
特長
- Calculates power loss for TI MOSFETs
SLPC015.ZIP (66 KB)
リファレンス・デザイン
PMP40182 — This reference design is a battery initialization reference design solution for automotive and battery applications. The module enables a high efficiency single stage conversion for charging and discharging the battery. This design features a 0.1% accurate current control loop using the high (...)
設計ファイル
-
download PMP40182 BOM.pdf (67KB) -
download PMP40182 Assembly Drawing.pdf (309KB) -
download PMP40182 PCB.pdf (1584KB) -
download PMP40182 CAD Files.zip (26KB) -
download PMP40182 Gerber.zip (412KB)
CAD/CAE シンボル
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| (DNK) | 8 | オプションの表示 |
購入と品質
含まれる情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。