DAC38J84

FCBGA (AAV)

144

100 mm² 10 x 10

Resolution: 16-Bit
Maximum Sample Rate:
- DAC37J84: 1.6 GSPS
- DAC38J84: 2.5 GSPS
Maximum Input Data Rate: 1.23GSPS
JESD204B Interface
- 8 JESD204B Serial Input Lanes
- 12.5 Gbps Maximum Bit Rate per Lane
- Subclass 1 Multi-DAC Synchronization
On-Chip Very Low Jitter PLL
Selectable 1x -16x Interpolation
Independent Complex Mixers with 48-bit NCO/
or ±n×Fs/8
Wideband Digital Quadrature Modulator Correction
Sinx/x Correction Filters
Fractional Sample Group Delay Correction
Multi-Band Mode: Digital Summation of Independent
Complex Signals
3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
Integrated Temperature Sensor
JTAG Boundary Scan
Terminal-Compatible with Dual-Channel DAC37J82/
DAC38J82 Family
Power Dissipation: 1.8W at 2.5GSPS
Package: 10x10mm, 144-Ball Flip-Chip BGA

Resolution: 16-Bit
Maximum Sample Rate:
- DAC37J84: 1.6 GSPS
- DAC38J84: 2.5 GSPS
Maximum Input Data Rate: 1.23GSPS
JESD204B Interface
- 8 JESD204B Serial Input Lanes
- 12.5 Gbps Maximum Bit Rate per Lane
- Subclass 1 Multi-DAC Synchronization
On-Chip Very Low Jitter PLL
Selectable 1x -16x Interpolation
Independent Complex Mixers with 48-bit NCO/
or ±n×Fs/8
Wideband Digital Quadrature Modulator Correction
Sinx/x Correction Filters
Fractional Sample Group Delay Correction
Multi-Band Mode: Digital Summation of Independent
Complex Signals
3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
Integrated Temperature Sensor
JTAG Boundary Scan
Terminal-Compatible with Dual-Channel DAC37J82/
DAC38J82 Family
Power Dissipation: 1.8W at 2.5GSPS
Package: 10x10mm, 144-Ball Flip-Chip BGA

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

ダウンロード

技術資料

star

= TI が選択したこの製品の主要ドキュメント

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。

21 資料すべて表示

	種類	タイトル	英語版のダウンロード	日付
*	データシート	Quad-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters データシート (Rev. B)		2014年 3月 24日
	技術記事	Keys to quick success using high-speed data converters		2020年 10月 13日
	アプリケーション・ノート	DAC3xJ8x SYSREF Configuration		2017年 9月 27日
	技術記事	Digital signal processing in RF sampling DACs – part 2		2017年 4月 4日
	技術記事	Digital signal processing in RF sampling DACs - part 1		2017年 2月 13日
	技術記事	Why phase noise matters in RF sampling converters		2016年 11月 28日
	ユーザー・ガイド	TSW14J10 FMC-USB Interposer Card User's Guide (Rev. B)		2016年 9月 28日
	設計ガイド	Wideband Receiver with 66AK2L06 JESD204B attach to ADC32RF80 Design Guide		2016年 9月 23日
	アプリケーション・ノート	66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B)		2016年 6月 20日
	ユーザー・ガイド	DAC3XJ8XEVM User's Guide (Rev. B)		2016年 4月 28日
	ユーザー・ガイド	TSW14J50 User's Guide (Rev. A)		2016年 4月 25日
	ユーザー・ガイド	TSW3XJ8XEVM User's Guide (Rev. B)		2016年 3月 9日
	ユーザー・ガイド	TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C)		2016年 1月 11日
	設計ガイド	66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A)		2015年 10月 22日
	アプリケーション・ノート	System solution for avionics & defense		2015年 9月 23日
	ホワイト・ペーパー	Ready to make the jump to JESD204B? White Paper (Rev. B)		2015年 3月 19日
	ユーザー・ガイド	Interoperability of TI DAC38J84 Family of JESD204B DACs with Altera FPGAs (Rev. A)		2014年 9月 15日
	設計ガイド	Analog Interfacing Networks for DAC348x and Modulators (Rev. A)		2013年 8月 14日
	アプリケーション・ノート	High Speed, Digital-to-Analog Converters Basics (Rev. A)		2012年 10月 23日
	アプリケーション・ノート	高速データ変換	英語版をダウンロード	2009年 12月 11日
	アプリケーション・ノート	データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす		2009年 4月 22日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

DAC38J84EVM — DAC38J84 クワッドチャネル、16 ビット、2.5GSPS、1x ～ 16x 補間 DAC の評価基板

DAC3XJ8XEVM は高速 JESD204B インターフェイス DAC の DAC3XJ8X ファミリ製品である DAC37J82、DAC37J84、DAC38J82、DAC38J84 を評価するための評価モジュール（EVM）です。オンボード・クロッキング・ソリューション（LMK04828）、トランス結合型出力、フル電源ソリューション、使いやすいソフトウェア GUI、USB インターフェイスを搭載しています。

DAC3XJ8XEVM は高速データ・コンバータ評価向けの High Speed Data Converter Pro（HSDCPro）ソフトウェア・ツールを通じて、TI の (...)

TI.com で在庫切れ

評価ボード

TSW38J84EVM — TSW38J84 の評価基板

The TSW38J84EVM Evaluation Module is an evaluation board that allows system designers to evaluate the performance of Texas Instruments' dual transmit signal chain consisting of the DAC38J84, TRF3722, TRF3705, and the LMK04828. For ease of use as a complete dual RF transmit solution the TSW38J84EVM (...)

ユーザー・ガイド

在庫あり

制限: 3

ファームウェア

TI-JESD204-IP — JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアの皆様が開発する際に、迅速な経路をたどれるように設計したものです。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI (...)

リクエスト

ファームウェア

TSW14J10EVM Xilinx Firmware Source (Rev. C)

SLAC690C.ZIP (5251 KB)

評価基板 (EVM) 向けの GUI

DAC3XJ8XEVM Software (Rev. C)

SLAC644C.ZIP (202500 KB)

評価基板 (EVM) 向けの GUI

TSW3xJ8xEVM Software

SLAC661.ZIP (182158 KB)

評価基板 (EVM) 向けの GUI

High Speed Data Converter Pro GUI Installer, v5.20 (Rev. W)

SLWC107W.ZIP (591961 KB)

サポート・ソフトウェア

DATACONVERTERPRO-SW — 高速データ・コンバータ・プロ・ソフトウェア

この「高速データ・コンバータ Pro GUI」は、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ・コンバータとアナログ・フロント・エンド (AFE) の各プラットフォームの評価を支援する設計を採用しています。DATACONVERTERPRO-SW は、データ・キャプチャとパターン・ジェネレータのカードである TSW14xxx (...)

オプションの表示

シミュレーション・モデル

DAC38J84 IBIS Model

SLAM197.ZIP (50 KB) - IBIS Model

シミュレーション・モデル

DAC38RF8x IBIS-AMI Model (Rev. A)

SLAM343A.ZIP (24658 KB) - IBIS-AMI Model

シミュレーション・ツール

PSPICE-FOR-TI — PSpice® for TI design and simulation tool

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)

リクエスト

リファレンス・デザイン

TIDA-00684 — 高帯域幅の任意波形ジェネレータのリファレンス・デザイン：DC または AC 結合、高電圧出力に対応

In TIDA-00684 reference design a quad-channel TSW3080 evaluation module (EVM) is developed to shows how to use an active amplifier interface with the DAC38J84 to demonstrate an arbitrary-waveform-generator frontend. The DAC38J84 provides four DAC channels with 16 bits of resolution with a maximum (...)

リファレンス・デザイン

TIDEP0081 — 66AK2L06 JESD204B ～ ADC32RF80 接続広帯域レシーバ設計のリファレンス・デザイン

For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available (...)

リファレンス・デザイン

TIDEP0060 — DSP+ARM SoC を使用し最適化したレーダー・システムのリファレンス・デザイン

For modern radar system developers currently using an FPGA or ASIC to connect to high speed data converters, who need faster time to market with increased performance and significant reduction in cost, power, and size, this reference design includes the first widely available processor integrating (...)

リファレンス・デザイン

TIDEP0034 — 広帯域 ADC および DAC に付属する 66AK2L06 JESD

For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)

リファレンス・デザイン

TIDA-00996 — 同期マルチトランスミッタのリファレンス・デザイン：複数の DAC を時間整合させる方法

To further increase the range, data rate, and reliability of modern mobile communications systems, system designers continue to place more emphasis on multiple-antenna transmitter systems to achieve combinations of spatial diversity and spatial multiplexing. Such implementations can further (...)

リファレンス・デザイン

TIDA-00409 — 1GHz 帯域幅、デュアル・チャネル・トランスミッタ、最大 4GHｚ、リファレンス・デザイン

The TSW38J84 EVM reference design provides a platform to demonstrate a wideband dual transmit solution that incorporates an integrated LO. The reference design utilizes the 2.5 GSPS DAC38J84 device with the high performance modulators: TRF3722 (including integrated PLL/VCO) and TRF3705. The (...)