クワッドチャネル、16 ビット、2.5GSPS、1x ~ 16x 補間 D/A コンバータ (DAC)
製品の詳細
パラメータ
パッケージ|ピン|サイズ
特長
- Resolution: 16-Bit
- Maximum Sample Rate:
- DAC37J84: 1.6 GSPS
- DAC38J84: 2.5 GSPS
- Maximum Input Data Rate: 1.23GSPS
- JESD204B Interface
- 8 JESD204B Serial Input Lanes
- 12.5 Gbps Maximum Bit Rate per Lane
- Subclass 1 Multi-DAC Synchronization
- On-Chip Very Low Jitter PLL
- Selectable 1x -16x Interpolation
- Independent Complex Mixers with 48-bit NCO/
or ±n×Fs/8 - Wideband Digital Quadrature Modulator Correction
- Sinx/x Correction Filters
- Fractional Sample Group Delay Correction
- Multi-Band Mode: Digital Summation of Independent
Complex Signals - 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
- Integrated Temperature Sensor
- JTAG Boundary Scan
- Terminal-Compatible with Dual-Channel DAC37J82/
DAC38J82 Family - Power Dissipation: 1.8W at 2.5GSPS
- Package: 10x10mm, 144-Ball Flip-Chip BGA
概要
The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.
Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.
The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.
A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.
技術資料
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
DAC3XJ8XEVM は高速 JESD204B インターフェイス DAC の DAC3XJ8X ファミリ製品である DAC37J82、DAC37J84、DAC38J82、DAC38J84 を評価するための評価モジュール(EVM)です。オンボード・クロッキング・ソリューション(LMK04828)、トランス結合型出力、フル電源ソリューション、使いやすいソフトウェア GUI、USB インターフェイスを搭載しています。
DAC3XJ8XEVM は高速データ・コンバータ評価向けの High Speed Data Converter Pro(HSDCPro)ソフトウェア・ツールを通じて、TI の JESD204B パターン・ジェネレータ・カードである TSW14J56EVM とシームレスに動作します。また、有力 FPGA ベンダの多数の FMC コネクタ搭載開発キットとの組み合わせが可能です。
特長
- 高速 JESD204B インターフェイス DAC の DAC3XJ8X ファミリの包括的なテストが可能
- トランス結合型シグナル・パスにより DAC3XJ8X の出力の直接性能テストが可能
- オンボードの LMK04828 JESD204B クロッキング・ソリューションを使用してクロック生成、ジッタ・クリーニング、ディストリビューションのテストを簡素化
- 使いやすく直感的なソフトウェア GUI により設定時間の短縮とデバイス機能へのフル・アクセスを提供
- TI の TSW14J56 JESD204B パターン・キャプチャ / 生成ツールとの組み合わせが可能
- FMC コネクタにより、有力 FPGA ベンダの多数の開発キットと DAC3XJ8XEVM の組み合わせが可能
概要
The TSW38J84EVM Evaluation Module is an evaluation board that allows system designers to evaluate the performance of Texas Instruments' dual transmit signal chain consisting of the DAC38J84, TRF3722, TRF3705, and the LMK04828. For ease of use as a complete dual RF transmit solution the TSW38J84EVM (...)
特長
- Complete bits-to-RF dual transmit signal chain solution utilizing the JESD204B interface
- TRF3722 integrated modulator and RF synthesizer reduces solution size and simplifies layout
- Enables evaluation of RF performance of both TRF3722 and TRF3705 modulators
- Includes LMK04828 for onboard clock generation (...)
ソフトウェア開発
JESD204 rapid design IP は、TI の高速データ・コンバータと組み合わせて使用する目的で、ロイヤルティ・フリーの提供を実施しています。 TI は、初期リンクの構成に関して、開発ユーザーの皆様を支援する予定です。特定の FPGA プラットフォームと TI のデータ・コンバータの JMODE の間での使用を想定したカスタマイズに対応します。TI は、この IP のテストを終えて展開する準備ができた段階で、セキュア・ダウンロード・リンクを経由してこの IP を提供します。
JESD204 rapid design IP は、以下の各 FPGA ファミリをサポートします。
- Xilinx® Virtex™ UltraScale™ と UltraScale+™
- Xilinx Kintex™ UltraScale と UltraScale+
- Xilinx Zynq™ UltraScale+ と Zynq UltraScale+ (Auto (...)
特長
- JEDEC の JESD204a/b/c の各プロトコルとの互換性あり
- サブクラス 1 の確定的待ち時間とマルチデバイス同期機能をサポート
- サポート対象のレーン・レート
- 8b/10b モードで最大 16.375Gbps
- 64b/66b モードで最大 20Gbps
- プロトコル関連のすべてのエラーに関する検出機能と報告機能をサポート
- 内蔵のトランスポート層は、レーンのデータをサンプリング・データに変換 (HD モードではサポートしない)
- FPGA 内部でロジックとメモリのフットプリントを最適化済みであり、アプリケーション・ロジック向けのリソースを解放 (また、該当する場合は、FPGA の小型化や低コスト化に貢献)
- ラインのレートに対して非同期であるクロック・レートでデータをエクスポートするなど、斬新な設計機能を搭載
特長
- Compatible with TSW1400, TSW1405, TSW1406 and TSW14J10, TSW14J50, TSW14J56, and TSW14J57 pattern-generation and data-capture platforms
- Works with all TI high-speed DAC, ADC, and AFE products
- Provides time-domain and frequency-domain analysis
- Supports single-tone, multi-tone, and modulated (...)
設計ツールとシミュレーション
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。
設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。
事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。
PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
開発の開始
- PSpice for TI シミュレータへのアクセスの申請
- ダウンロードとインストール
- シミュレーション方法説明ビデオのご視聴
特長
- Cadence の PSpice テクノロジーを活用
- デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
- 動的更新により、最新のデバイス・モデルに確実にアクセス可能
- 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
- 複数製品の同時分析をサポート
- OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
- オフライン作業が可能
- 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
- 自動的な測定と後処理
- モンテカルロ分析法
- ワーストケース分析
- 熱解析
リファレンス・デザイン
設計ファイル
-
download TIDA-00409 BOM.pdf (126KB) -
download TIDA-00409 Gerber.zip (2605KB)
設計ファイル
-
download TIDA-00996 DAC3XJ8XEVM Assembly Drawing.pdf (98KB) -
download TIDA-00996 DAC3XJ8XEVM PCB Layer Plots .pdf (1779KB) -
download TIDA-00996 DAC3XJ8XEVM CAD Files .zip (1954KB) -
download TIDA-00996 DAC3XJ8XEVM Design Package.zip (5583KB) -
download TIDA-00996 DAC3XJ8XEVM Gerber.zip (583KB) -
download TIDA-00996 BOM.pdf (74KB)
設計ファイル
-
download TIDA-00684 BOM.pdf (211KB) -
download TIDA-00684 Assembly Drawing.pdf (113KB) -
download TIDA-00684 PCB.pdf (2871KB) -
download TIDA-00684 CAD Files.zip (4980KB) -
download TIDA-00684 Gerber.zip (829KB)
設計ファイル
-
download TIDA-00335 BOM.pdf (53KB) -
download TIDA-00335 Gerber.zip (855KB)
CAD/CAE シンボル
パッケージ | ピン数 | ダウンロード |
---|---|---|
FCBGA (AAV) | 144 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。