トップ

製品の詳細

パラメータ

Resolution (Bits) 16 DAC channels 4 Interface JESD204B Sample/update rate (MSPS) 2500 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (Typ) (mW) 1859 SFDR (dB) 81 Architecture Current Source Operating temperature range (C) -40 to 85 Reference: type Int open-in-new その他の 高速 DACs (>10MSPS)

パッケージ|ピン|サイズ

FCBGA (AAV) 144 100 mm² 10 x 10 open-in-new その他の 高速 DACs (>10MSPS)

特長

  • Resolution: 16-Bit
  • Maximum Sample Rate:
    • DAC37J84: 1.6 GSPS
    • DAC38J84: 2.5 GSPS
  • Maximum Input Data Rate: 1.23GSPS
  • JESD204B Interface
    • 8 JESD204B Serial Input Lanes
    • 12.5 Gbps Maximum Bit Rate per Lane
    • Subclass 1 Multi-DAC Synchronization
  • On-Chip Very Low Jitter PLL
  • Selectable 1x -16x Interpolation
  • Independent Complex Mixers with 48-bit NCO/
    or ±n×Fs/8
  • Wideband Digital Quadrature Modulator Correction
  • Sinx/x Correction Filters
  • Fractional Sample Group Delay Correction
  • Multi-Band Mode: Digital Summation of Independent
    Complex Signals
  • 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
  • Integrated Temperature Sensor
  • JTAG Boundary Scan
  • Terminal-Compatible with Dual-Channel DAC37J82/
    DAC38J82 Family
  • Power Dissipation: 1.8W at 2.5GSPS
  • Package: 10x10mm, 144-Ball Flip-Chip BGA
open-in-new その他の 高速 DACs (>10MSPS)

概要

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.

open-in-new その他の 高速 DACs (>10MSPS)
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 21
種類 タイトル 英語版のダウンロード 日付
* データシート Quad-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters データシート 2014年 3月 24日
アプリケーション・ノート DAC3xJ8x SYSREF Configuration 2017年 9月 27日
ユーザー・ガイド TSW14J10 FMC-USB Interposer Card User's Guide 2016年 9月 28日
ユーザー・ガイド Wideband Receiver with 66AK2L06 JESD204B attach to ADC32RF80 Design Guide 2016年 9月 23日
アプリケーション・ノート 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide 2016年 6月 20日
ユーザー・ガイド DAC3XJ8XEVM User's Guide 2016年 4月 28日
ユーザー・ガイド TSW14J50 User's Guide 2016年 4月 25日
ユーザー・ガイド TSW3XJ8XEVM User's Guide 2016年 3月 9日
ユーザー・ガイド TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide 2016年 1月 11日
技術記事 RF sampling: clocking is the key every time 2015年 12月 11日
技術記事 Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? 2015年 12月 2日
ユーザー・ガイド 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide 2015年 10月 22日
アプリケーション・ノート System solution for avionics & defense 2015年 9月 23日
技術記事 RF sampling: digital mixers make mixing fun 2015年 9月 17日
ホワイト・ペーパー Ready to make the jump to JESD204B? White Paper 2015年 3月 19日
技術記事 JESD204B: How to measure and verify your deterministic latency 2015年 2月 27日
ユーザー・ガイド Interoperability of TI DAC38J84 Family of JESD204B DACs with Altera FPGAs 2014年 9月 15日
ユーザー・ガイド Analog Interfacing Networks for DAC348x and Modulators 2013年 8月 14日
アプリケーション・ノート High Speed, Digital-to-Analog Converters Basics 2012年 10月 23日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 英語版をダウンロード 2009年 4月 22日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

 DAC3XJ8XEVM は高速 JESD204B インターフェイス DAC の DAC3XJ8X ファミリ製品である DAC37J82DAC37J84DAC38J82DAC38J84 を評価するための評価モジュール(EVM)です。オンボード・クロッキング・ソリューション(LMK04828)、トランス結合型出力、フル電源ソリューション、使いやすいソフトウェア GUI、USB インターフェイスを搭載しています。

DAC3XJ8XEVM は高速データ・コンバータ評価向けの High Speed Data Converter Pro(HSDCPro)ソフトウェア・ツールを通じて、TI の JESD204B パターン・ジェネレータ・カードである TSW14J56EVM とシームレスに動作します。また、有力 FPGA ベンダの多数の FMC コネクタ搭載開発キットとの組み合わせが可能です。

特長
  • 高速 JESD204B インターフェイス DAC の DAC3XJ8X ファミリの包括的なテストが可能
  • トランス結合型シグナル・パスにより DAC3XJ8X の出力の直接性能テストが可能
  • オンボードの LMK04828 JESD204B クロッキング・ソリューションを使用してクロック生成、ジッタ・クリーニング、ディストリビューションのテストを簡素化
  • 使いやすく直感的なソフトウェア GUI により設定時間の短縮とデバイス機能へのフル・アクセスを提供
  • TI の TSW14J56 JESD204B パターン・キャプチャ / 生成ツールとの組み合わせが可能
  • FMC コネクタにより、有力 FPGA ベンダの多数の開発キットと DAC3XJ8XEVM の組み合わせが可能
評価基板 ダウンロード
document-generic ユーザー・ガイド
$699.00
概要

The TSW38J84EVM Evaluation Module is an evaluation board that allows system designers to evaluate the performance of Texas Instruments' dual transmit signal chain consisting of the DAC38J84, TRF3722, TRF3705, and the LMK04828. For ease of use as a complete dual RF transmit solution the TSW38J84EVM (...)

特長
  • Complete bits-to-RF dual transmit signal chain solution utilizing the JESD204B interface
  • TRF3722 integrated modulator and RF synthesizer reduces solution size and simplifies layout
  • Enables evaluation of RF performance of both TRF3722 and TRF3705 modulators
  • Includes LMK04828 for onboard clock generation (...)
評価モジュール(EVM)用 GUI ダウンロード
SLAC644B.ZIP (219583 KB)
評価モジュール(EVM)用 GUI ダウンロード
SLAC661.ZIP (182158 KB)
評価モジュール(EVM)用 GUI ダウンロード
SLAC790.ZIP (219583 KB)
評価モジュール(EVM)用 GUI ダウンロード
SLWC107U.ZIP (515773 KB)

ソフトウェア開発

ファームウェア ダウンロード
SLAC690C.ZIP (5251 KB)
サポート・ソフトウェア ダウンロード
高速データ・コンバータ・プロ・ソフトウェア
DATACONVERTERPRO-SW This high-speed data converter pro GUI is a PC (Windows® XP/7 compatible) program designed to aid in evaluation of most TI high-speed data converter and analog front-end (AFE) platforms. Designed to support the entire TSW14xxx series of data-capture and pattern-generation cards (...)
特長
  • Compatible with TSW1400, TSW1405, TSW1406 and TSW14J10, TSW14J50, TSW14J56, and TSW14J57 pattern-generation and data-capture platforms
  • Works with all TI high-speed DAC, ADC, and AFE products
  • Provides time-domain and frequency-domain analysis
  • Supports single-tone, multi-tone, and modulated (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLAM197.ZIP (50 KB) - IBIS Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
1GHz 帯域幅、デュアル・チャネル・トランスミッタ、最大 4GHz、リファレンス・デザイン
TIDA-00409 The TSW38J84 EVM reference design provides a platform to demonstrate a wideband dual transmit solution that incorporates an integrated LO.  The reference design utilizes the 2.5 GSPS DAC38J84 device with the high performance modulators: TRF3722 (including integrated PLL/VCO) and TRF3705. The (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
同期マルチトランスミッタのリファレンス・デザイン:複数の DAC を時間整合させる方法
TIDA-00996 To further increase the range, data rate, and reliability of modern mobile communications systems, system designers continue to place more emphasis on multiple-antenna transmitter systems to achieve combinations of spatial diversity and spatial multiplexing. Such implementations can further (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
DSP+ARM SoC を使用し最適化したレーダー・システムのリファレンス・デザイン
TIDEP0060 — For modern radar system developers currently using an FPGA or ASIC to connect to high speed data converters, who need faster time to market with increased performance and significant reduction in cost, power, and size, this reference design includes the first widely available processor integrating a (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
高帯域幅の任意波形ジェネレータのリファレンス・デザイン:DC または AC 結合、高電圧出力に対応
TIDA-00684 — In TIDA-00684 reference design a quad-channel TSW3080 evaluation module (EVM) is developed to shows how to use an active amplifier interface with the DAC38J84 to demonstrate an arbitrary-waveform-generator frontend. The DAC38J84 provides four DAC channels with 16 bits of resolution with a maximum (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
66AK2L06 JESD204B ~ ADC32RF80 接続広帯域レシーバ設計のリファレンス・デザイン
TIDEP0081 — For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
広帯域 ADC および DAC に付属する 66AK2L06 JESD
TIDEP0034 For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
High Bandwidth, High Frequency Transmitter Reference Design
TIDA-00335 このリファレンス・デザインでは、DAC38J84 のような電流源 DAC を TRF3704 変調器と組み合わせて、高帯域および高周波のアプリケーションをサポートする場合に必要とされる回路の変更を示します。  TRF3704 は 6GHz の変調器であり、BB の広い帯域幅をサポートできます。  DAC38J84 は 2.5GSPS のコンバータであり、600MHz のベースバンド帯域幅をサポートできます。  この組み合わせにより、従来はハイエンド通信システムで達成が困難だった周波数と帯域幅での動作を容易に実現できるようになります。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (AAV) 144 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

How to Achieve 2GHz of Complex Bandwidth with the DAC38J84

Applications engineer Matt Guibord demonstrates using TI’s TSW14J56 to develop and test large bandwidth signals with TI’s new 4-channel, 16-bit 2.5GSPS DAC38J84

投稿日: 16-Jan-2014
時間: 03:38

www.ti.com/jesd204b

関連ビデオ