トップ

製品の詳細

パラメータ

Resolution (Bits) 14 Sample/update rate (MSPS) 9000 Number of DAC channels (#) 2 Interpolation 10x, 12x, 16x, 18x, 20x, 24x, 6x, 8x Power consumption (Typ) (mW) 3800 Operating temperature range (C) -40 to 85 open-in-new その他の トランスミッタ

パッケージ|ピン|サイズ

FCBGA (AAV) 144 100 mm² 10 x 10 open-in-new その他の トランスミッタ

特長

  • 14ビット分解能
  • 最大DACサンプル・レート: 9GSPS
  • 主な仕様
    • 2.1GHzにおけるRFフルスケール出力電力:
      • DAC38RF80/90/84: 0dBm
      • DAC38RF83/93/85: 3dBm (2:1バランの場合)
    • スペクトル性能(オンチップPLL、DIFF):
      • fDAC = 5898.24MSPS、fOUT = 2.14GHz
        • WCDMA ACLR: 75dBc
        • WCDMA alt-ACLR: 77dBc
      • fDAC = 8847.36MSPS、fOUT = 3.7GHz
        • 20MHz LTE ACLR: 63dBc
      • fDAC = 9GSPS、fOUT = 1.8GHz
        • IMD3 = 70dBc (-6dBFS、10MHzトーン間隔)
        • NSD = -157dBc/Hz
  • DACごとのデュアル・バンドのデジタル・アップ・コンバータ
    • 6、8、10、12、16、18、20、24xの補間
    • 48ビット分解能を持つ4つの独立NCO
  • JESD204Bインターフェイス、サブクラス1
    • マルチチップの同期をサポート
    • 最大レーン速度: 12.5Gbps
  • バラン内蔵のシングル・エンド出力(DAC38RF80/90/84)、700MHz~3800MHzをカバー
  • PLLおよびVCO内蔵、バイパス付き
    • fC(VCO) = 5.9または8.9GHz
  • 消費電力: 1.4~2.2W/ch
  • 電源電圧: -1.8V、1V、1.8V
  • パッケージ: 10×10mm BGA、0.8mmピッチ、144ボール

All trademarks are the property of their respective owners.

open-in-new その他の トランスミッタ

概要

DAC38RFxxは高性能、デュアル/シングル・チャネル、14ビット、9GSPS、RFサンプリングのデジタル/アナログ・コンバータ(DAC)のファミリで、0~4.5GHzの広帯域の信号を合成できます。DAC38RFxxファミリはダイナミック・レンジが広いため、ワイヤレス基地局やレーダー用の3G/4G信号など、広範なアプリケーション用の信号を生成できます。

このデバイスには低消費電力のJESD204Bインターフェイスが搭載され、8つまでのレーンで最大12.5Gbpsのビット速度をサポートするため、チャネルごとに1.25GSPSの複素数データを入力できます。DAC38RFxxにはチャネルごとに2つのデジタル・アップ・コンバータが搭載されており、複数の補間レート・オプションを選択できます。独立した、柔軟な周波数を選択できるNCOを持つ、デジタル直交変調器が利用可能で、マルチ・バンドの動作に対応できます。オプションの低ジッタPLL/VCOにより、低い周波数の基準クロックを使用できるため、DACサンプリング・クロックの生成が簡単になります。

open-in-new その他の トランスミッタ
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 16
種類 タイトル 英語版のダウンロード 日付
* データシート DAC38RFxx デュアルまたはシングル・チャネル、シングル・エンドまたは差動出力、14ビット、9GSPS、RFサンプリングDAC、JESD204BインターフェイスとオンチップPLL搭載 データシート (Rev. C 翻訳版) 英語版をダウンロード (Rev.C) 2017年 8月 29日
アプリケーション・ノート Impact of Power Supply noise on Phase Noise performance of RF DAC 2018年 6月 13日
技術記事 What is a low noise inverting buck converter? 2017年 10月 30日
技術記事 An easy power-module reference design for RF data converter negative voltages 2017年 10月 11日
ユーザー・ガイド TSW40RF80EVM User's Guide 2017年 9月 27日
技術記事 Low-noise charge pumps make it easy to create negative voltages 2017年 8月 29日
アプリケーション・ノート Eye Scan Testing with the DAC38RFxx 2017年 8月 10日
アプリケーション・ノート Simulating IBIS Models 2017年 8月 2日
アプリケーション・ノート DAC38RF8x Test Modes 2017年 7月 25日
技術記事 Digital signal processing in RF sampling DACs – part 2 2017年 4月 4日
ユーザー・ガイド DAC38RF8xEVM User's Guide 2017年 3月 24日
アプリケーション・ノート Digital RF power control for wireless basestation 2017年 2月 6日
アプリケーション・ノート RF Sampling DAC with 800MHz of LTE IBW 2016年 10月 28日
ユーザー・ガイド TIDA-01215 Design Guide 2016年 8月 22日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 英語版をダウンロード 2009年 4月 22日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
概要

The DAC38RF80EVM is the circuit board for evaluating DAC38RF80/84/90 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate. It is designed to work with the FPGA-based pattern generator card TSW14J56EVM (Rev B and up). The available (...)

特長
  • Allows evaluation of DAC38RF80/84/90 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with 2:1 impedance transformer for (...)
評価ボード ダウンロード
2499
概要

The TSW40RF80 evaluation module (EVM) is a two-transmit two-receive (2T2R) RF-sampling transceiver reference design. The module contains the DAC38RF80 dual-channel RF-sampling digital-to-analog converter (DAC) and the ADC32RF45 dual-channel RF-sampling analog-to-digital converter (ADC).

The DAC38RF80 (...)

特長
  • RF-sampling transceiver utilizing the JESD204B interface
  • DAC38RF80 dual RF DAC with single-ended output
  • ADC32RF45 dual RF ADC with bypass option
  • LDO-less power-management solution
  • Onboard clocking solution; four different ADC clocking options, including TX PLL clock output
  • Interfaces with TSW14J56 or (...)

ソフトウェア開発

ファームウェア ダウンロード
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアの皆様が開発する際に、迅速な経路をたどれるように設計したものです。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ・コンバータと組み合わせて使用する目的で、ロイヤルティ・フリーの提供を実施しています。 TI は、初期リンクの構成に関して、開発ユーザーの皆様を支援する予定です。特定の FPGA プラットフォームと TI のデータ・コンバータの JMODE の間での使用を想定したカスタマイズに対応します。TI は、この IP のテストを終えて展開する準備ができた段階で、セキュア・ダウンロード・リンクを経由してこの IP を提供します。

JESD204 rapid design IP は、以下の各 FPGA ファミリをサポートします。

  • Xilinx® Virtex™ UltraScale™ と UltraScale+™
  • Xilinx Kintex™ UltraScale と UltraScale+
  • Xilinx Zynq™ UltraScale+ と Zynq UltraScale+ (Auto (...)
特長
  • JEDEC の JESD204a/b/c の各プロトコルとの互換性あり
  • サブクラス 1 の確定的待ち時間とマルチデバイス同期機能をサポート
  • サポート対象のレーン・レート
    • 8b/10b モードで最大 16.375Gbps
    • 64b/66b モードで最大 20Gbps
  • プロトコル関連のすべてのエラーに関する検出機能と報告機能をサポート
  • 内蔵のトランスポート層は、レーンのデータをサンプリング・データに変換 (HD モードではサポートしない)
  • FPGA 内部でロジックとメモリのフットプリントを最適化済みであり、アプリケーション・ロジック向けのリソースを解放 (また、該当する場合は、FPGA の小型化や低コスト化に貢献)
  • ラインのレートに対して非同期であるクロック・レートでデータをエクスポートするなど、斬新な設計機能を搭載
ファームウェア ダウンロード
SLAC771A.ZIP (10836 KB)
ファームウェア ダウンロード
SLAC779A.ZIP (48623 KB)
評価基板 (EVM) 向けの GUI ダウンロード
SLAC722D.ZIP (216778 KB)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLAM304.ZIP (70 KB) - IBIS Model
回路図 ダウンロード
SLAC734.ZIP (10565 KB)
ガーバー・ファイル ダウンロード
SLAC751.ZIP (9967 KB)

リファレンス・デザイン

リファレンス・デザイン ダウンロード
RF サンプリング DAC のスプールとフェーズ・ノイズを最適化する電源のリファレンス・デザイン
TIDA-01215 — This reference design provides an efficient power supply scheme to power-up the RF-sampling DAC38RF8x digital-to-analog data converter (DAC) without sacrificing performance and also reduces board area and BOM. The reference design uses both DC/DC switchers and an LDO to power-up the DAC38RF8x while (...)
document-generic 回路
リファレンス・デザイン ダウンロード
RF サンプリング S バンド・レーダー・トランスミッタのリファレンス・デザイン
TIDA-01240 — Synthesis of waveforms appropriate for an S-band multifunction phased array radar (MPAR) is demonstrated with an RF sampling architecture utilizing the DAC38RF80, a 9GSPS 16-bit digital-to-analog converter (DAC). The RF sampling transmit architecture simplifies the signal chain, bringing the data (...)
document-generic 回路

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (AAV) 144 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ