トップ

製品の詳細

パラメータ

Resolution (Bits) 16 Number of DAC channels (#) 2 Interface type JESD204B Sample/update rate (MSPS) 2800 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (Typ) (mW) 1135 SFDR (dB) 81 Architecture Current Source Operating temperature range (C) -40 to 85 Reference type Int open-in-new その他の 高速 DAC (10MSPS 超過)

パッケージ|ピン|サイズ

FCBGA (AAV) 144 100 mm² 10 x 10 open-in-new その他の 高速 DAC (10MSPS 超過)

特長

  • 分解能:16ビット
  • 最大サンプル・レート:2.8GSPS
  • 最大入力データ・レート:1.4GSPS
  • JESD204Bインターフェイス
    • 8つのJESD204Bシリアル入力レーン
    • レーンごとに最大12.5Gbpsのビット・レート
    • サブクラス1のマルチDAC同期
  • オンチップの超低ジッタPLL
  • 1x~16xの補間を選択可能
  • 48ビットNCO/または±n × Fs/8の、独立の複合ミ
    キサー
  • 広帯域デジタル直交変調器補正
  • Sinx/x補正フィルタ
  • フラクショナル・サンプル・グループ遅延の補正
  • 出力マルチプレクサによる、4つのアナログ出力へ
    の柔軟なルーティング
  • 3/4線のシリアル制御バス(SPI)
  • 組み込みの温度センサ
  • JTAG境界スキャン
  • クワッド・チャネルのDAC39J84とピン互換
  • 消費電力:2.8GSPSにおいて1.1W
  • パッケージ:10 × 10mm、144ボールのフリップ・
    チップBGA

アプリケーション

  • 携帯基地局
  • ダイバーシティ送信
  • 広帯域通信
  • 直接デジタル合成(DDS)計測器
  • ミリメートル/マイクロ波のバックホール
  • 自動テスト機器
  • ケーブル・インフラストラクチャ
  • レーダー

open-in-new その他の 高速 DAC (10MSPS 超過)

概要

DAC39J82は、非常に低消費電力でJESD204Bインターフェイスを搭載した16ビット、デュアル・チャネル、2.8GSPSのデジタル/アナログ・コンバータ(DAC)です。 最大入力データ・レートは1.4GSPSです。/P>

デジタル・データは1、2、4、8本の構成可能なシリアルJESD204Bレーンでデバイスへ入力され、それぞれが最大12.5Gbpsで動作し、オンチップのターミネーションとプログラマブルなイコライゼーションが搭載されています。 こインターフェイスにより、JESD204Bはサブクラス1のSYSREFベースの調整可能なレイテンシと、複数デバイスの完全な同期を実現しています。

このデバイスには、複雑な転送アーキテクチャの設計を簡素化するための機能が組み込まれています。 完全にバイパス可能な、90dBを超えるストップ・バンド減衰を持つ2x~16xのデジ タル補間フィルタにより、データ・インターフェイスとフィルタを簡素化できます。 オンチップの48ビット数値制御発振器 (NCO)および独立の複合ミキサーにより、柔軟かつ正確なキャリアの配置が可能です。

高パフォーマンスで低ジッタのPLLにより、デバイスのダイナミック・レンジに大きな影響を及ぼすことなく、クロック設 定を簡素化できます。 デジタル直交変調器補正(QMC)およびグループ遅延補正(QDC)により、直接の昇圧変換アプリケーションにおいて、チャネル間のゲイン、オフセット、位相、お よびグループ遅延の完全なIQ補償が可能になります。 入力データに異常な電力動作が検出された場合にパワーアンプ(PA)を 保護するため、プログラマブルなPA保護機構が利用可能です。

DAC39J82には4つのアナログ出力があり、内部にある2つのデジタル・パスからのデータは、出力マルチプレクサ経由で、こ れら4つのDAC出力のうち任意の2つへルーティングできます。

open-in-new その他の 高速 DAC (10MSPS 超過)
ダウンロード

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 10
種類 タイトル 英語版のダウンロード 日付
* データシート Dual-Channel, 16-Bit, 2.8 GSPS, Digital-to-Analog Converter データシート 英語版をダウンロード 2015年 3月 31日
技術記事 Keys to quick success using high-speed data converters 2020年 10月 13日
アプリケーション・ノート DAC3xJ8x SYSREF Configuration 2017年 9月 27日
技術記事 Digital signal processing in RF sampling DACs – part 2 2017年 4月 4日
技術記事 Digital signal processing in RF sampling DACs - part 1 2017年 2月 13日
技術記事 Why phase noise matters in RF sampling converters 2016年 11月 28日
ユーザー・ガイド DAC3XJ8XEVM User's Guide (Rev. B) 2016年 4月 28日
アプリケーション・ノート System solution for avionics & defense 2015年 9月 23日
アプリケーション・ノート 高速データ変換 英語版をダウンロード 2009年 12月 11日
アプリケーション・ノート データ・コンバータのドリフトに関する設計者の必須知識: 最悪劣化度の構成要素を理解して仕様の条件を減らす 2009年 4月 22日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
599
概要

 The DAC39J82EVM is an evaluation module (EVM) designed to evaluate the DAC39J82EVMhigh-speed, JESD204B interface DAC. The EVM includes an onboard clocking solution (LMK04828), transformer coupled outputs, full power solution, and easy-to-use software GUI and USB interface.

The DAC39J82EVM is designed (...)

特長
  • Allows comprehensive testing of the DAC39J82 high-speed, JESD204B interface DAC
  • Transformer-coupled signal path enables direct performance testing of the DAC39J82 outputs
  • Simplified testing using the onboard LMK04828 JESD204B clocking solution for clock generation, jitter cleaning, or distribution
  • Easy (...)

ソフトウェア開発

ファームウェア ダウンロード
JESD204 Rapid Design IP for FPGAs connected to TI high-speed data converters
TI-JESD204-IP JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアの皆様が開発する際に、迅速な経路をたどれるように設計したものです。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ・コンバータと組み合わせて使用する目的で、ロイヤルティ・フリーの提供を実施しています。 TI は、初期リンクの構成に関して、開発ユーザーの皆様を支援する予定です。特定の FPGA プラットフォームと TI のデータ・コンバータの JMODE の間での使用を想定したカスタマイズに対応します。TI は、この IP のテストを終えて展開する準備ができた段階で、セキュア・ダウンロード・リンクを経由してこの IP を提供します。

JESD204 rapid design IP は、以下の各 FPGA ファミリをサポートします。

  • Xilinx® Virtex™ UltraScale™ と UltraScale+™
  • Xilinx Kintex™ UltraScale と UltraScale+
  • Xilinx Zynq™ UltraScale+ と Zynq UltraScale+ (Auto (...)
特長
  • JEDEC の JESD204a/b/c の各プロトコルとの互換性あり
  • サブクラス 1 の確定的待ち時間とマルチデバイス同期機能をサポート
  • サポート対象のレーン・レート
    • 8b/10b モードで最大 16.375Gbps
    • 64b/66b モードで最大 20Gbps
  • プロトコル関連のすべてのエラーに関する検出機能と報告機能をサポート
  • 内蔵のトランスポート層は、レーンのデータをサンプリング・データに変換 (HD モードではサポートしない)
  • FPGA 内部でロジックとメモリのフットプリントを最適化済みであり、アプリケーション・ロジック向けのリソースを解放 (また、該当する場合は、FPGA の小型化や低コスト化に貢献)
  • ラインのレートに対して非同期であるクロック・レートでデータをエクスポートするなど、斬新な設計機能を搭載
評価基板 (EVM) 向けの GUI ダウンロード
SLAC644B.ZIP (219583 KB)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLAM197.ZIP (50 KB) - IBIS Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析

リファレンス・デザイン

リファレンス・デザイン ダウンロード
同期マルチトランスミッタのリファレンス・デザイン:複数の DAC を時間整合させる方法
TIDA-00996 To further increase the range, data rate, and reliability of modern mobile communications systems, system designers continue to place more emphasis on multiple-antenna transmitter systems to achieve combinations of spatial diversity and spatial multiplexing. Such implementations can further (...)
document-generic 回路
リファレンス・デザイン ダウンロード
High Bandwidth, High Frequency Transmitter Reference Design
TIDA-00335 このリファレンス・デザインでは、DAC38J84 のような電流源 DAC を TRF3704 変調器と組み合わせて、高帯域および高周波のアプリケーションをサポートする場合に必要とされる回路の変更を示します。  TRF3704 は 6GHz の変調器であり、BB の広い帯域幅をサポートできます。  DAC38J84 は 2.5GSPS のコンバータであり、600MHz のベースバンド帯域幅をサポートできます。  この組み合わせにより、従来はハイエンド通信システムで達成が困難だった周波数と帯域幅での動作を容易に実現できるようになります。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (AAV) 144 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ