DRA718

• インフォテインメント・アプリケーション用に設計されたアーキテクチャ
• ビデオ、画像、グラフィック処理をサポート
  • フル HD ビデオ (1920 × 1080p、60fps)
  • 複数のビデオ入力とビデオ出力
  • 2D および 3D グラフィックス
• Arm^® Cortex^®-A15 マイクロプロセッサ・サブシステム
• C66x 浮動小数点 VLIW DSP
  • C67x および C64x+ と完全にオブジェクト・コード互換
  • サイクルごとに最大 32 回の 16 × 16 ビット固定小数点乗算
• 最大 512KB のオンチップ L3 RAM
• レベル 3 (L3) とレベル 4 (L4) の相互接続
• DDR3/DDR3L メモリ・インターフェイス (EMIF) モジュール
  • DDR-1333 (667MHz) までをサポート
  • 単一のチップ・セレクトで最大 2GB
• デュアル Arm® Cortex®-M4 画像処理ユニット (IPU)
• IVA-HD サブシステム
• ディスプレイ・サブシステム
  • DMA エンジンを搭載し、最大 3 つのパイプラインを持つディスプレイ・コントローラ
  • HDMI™エンコーダ：HDMI 1.4a および DVI 1.0 準拠
• 2D グラフィック・アクセラレータ (BB2D) サブシステム
  • Vivante^®GC320 コア
• ビデオ・プロセッシング・エンジン (VPE)
• シングルコア PowerVR™ SGX544 3D GPUを利用可能
• 1 つのビデオ入力ポート (VIP) モジュール
  • 最大 4 つの多重化された入力ポートをサポート
• 汎用メモリ・コントローラ (GPMC)
• 拡張ダイレクト・メモリ・アクセス (EDMA) コントローラ
• 2 ポートのギガビット・イーサネット (GMAC)
  • 最大 2 つの外部ポート
• 16 個の 32 ビット汎用タイマ
• 32 ビット MPU ウォッチドッグ・タイマ
• 6 つの高速 I²C (Inter-Integrated Circuit) ポート
• HDQ™/1-Wire^®インターフェイス
• 10 個の構成可能な UART/IrDA/CIR モジュール
• 4 つのマルチチャネル・シリアル・ペリフェラル・インターフェイス (McSPI)
• クワッドSPIインターフェイス(QSPI)
• メディア・ローカル・バス・サブシステム(MLBSS)
• 8 つのマルチチャネル・オーディオ・シリアル・ポート (McASP) モジュール
• SuperSpeed USB 3.0 デュアル・ロール・デバイス
• High-Speed USB 2.0 デュアル・ロール・デバイス
• High-Speed USB 2.0 On-The-Go
• 4つのマルチメディア・カード/セキュア・デジタル/セキュア・デジタル入出力インターフェイス(MMC™/SD^®/SDIO)
• PCI Express^®3.0 サブシステム、2 本の 5Gbps レーンを搭載
  • 1 つの 2 レーン Gen2 準拠ポート
  • または 2 つの 1 レーン Gen2 準拠ポート
• デュアル・コントローラ・エリア・ネットワーク (DCAN) モジュール
  • CAN 2.0B プロトコル
• MIPI^®CSI-2 カメラ・シリアル・インターフェイス
• 最大 186 の汎用 I/O (GPIO) ピン
• デバイスのセキュリティ機能
  • ハードウェア暗号化アクセラレータと DMA
  • ファイアウォール
  • JTAGロック
  • セキュア・キー
  • セキュアROMおよびブート
  • 顧客がプログラム可能なキー
• 電源、リセット、クロック管理
• CTools テクノロジによるオンチップ・デバッグ
• 28nm CMOS テクノロジ
• 17mm × 17mm、0.65mm ピッチの 538 ピン BGA (CBD)

All trademarks are the property of their respective owners.

DRA71xプロセッサは538ボール、17×17mm、0.65mmボール・ピッチ(信号には0.8mm間隔のルールを使用できます)で、Via Channel™ Array (VCA)テクノロジのボール・グリッド・アレイ(BGA)パッケージで供給されます。

このアーキテクチャは、コスト効率の優れたソリューションにおいて、車載用アプリケーションの高性能の同時実行に対応するよう設計されており、DRA75x (「Jacinto 6 EP」および「Jacinto 6 Ex」)からDRA74x 「Jacinto 6」、DRA72x 「Jacinto 6 Eco」までにわたるファミリのインフォテインメント・プロセッサについて、グラフィック、音声、HMI、マルチメディア、スマートフォンのプロジェクション・モード機能を含む、完全なスケーラビリティを実現します。

Arm Neon™拡張機能を持つシングルコアのArm Cortex-A15 RISC CPUと、TI C66x VLIW浮動小数点DSPコアにより、プログラムが可能です。Armプロセッサにより、開発者は制御機能と、DSPおよびコプロセッサ上でプログラムされる他のアルゴリズムとを分離して、システム・ソフトウェアの複雑性を低減できます。

さらに、TIはArmおよびDSP用に完全な開発ツールのセットを提供しており、Cコンパイラのほか、デバッグ・インターフェイスによってソースコードの実行を見通すことができます。

すべてのデバイスで、暗号化アクセラレーションが使用可能です。セキュアなブートのサポート、デバッグ・セキュリティ、信頼される実行環境のサポートなど、サポートされる他のセキュリティ機能はすべて、高セキュリティ(HS)デバイスで使用可能です。HSデバイスの詳細については、TI代理店にお問い合わせください。

DRA71x Jacinto 6 Entryプロセッサ・ファミリは、AEC-Q100標準に従って認定済みです。

このデバイスは電源レール・マッピングが単純化されているため、PMIC ソリューションのコストを低減できます。

The DRA71x processor is offered in a 538-ball, 17×17-mm, 0.65-mm ball pitch (0.8mm spacing rules can be used on signals) with Via Channel™ Array (VCA) technology, ball grid array (BGA) package.

The architecture is designed to deliver high-performance concurrencies for automotive applications in a cost-effective solution, providing full scalability from the DRA75x ("Jacinto 6 EP" and "Jacinto 6 Ex"), DRA74x "Jacinto 6" and DRA72x "Jacinto 6 Eco" family of infotainment processors, including graphics, voice, HMI, multimedia and smartphone projection mode capabilities.

Programmability is provided by a single-core Arm Cortex-A15 RISC CPU with Neon extensions and a TI C66x VLIW floating-point DSP core. The Arm processor lets developers keep control functions separate from other algorithms programmed on the DSP and coprocessors, thus reducing the complexity of the system software.

Additionally, TI provides a complete set of development tools for the Arm, and DSP, including C compilers and a debugging interface for visibility into source code execution.

Cryptographic acceleration is available in all devices. All other supported security features, including support for secure boot, debug security and support for trusted execution environment are available on High-Security (HS) devices. For more information about HS devices, contact your TI representative.

The DRA71x Jacinto 6 Entry processor family is qualified according to the AEC-Q100 standard.

The device features are simplified power supply rail mapping which enables lower cost PMIC solutions.