トップ

製品の詳細

パラメータ

Arm CPU 2 Arm Cortex-A72 Arm MHz (Max.) 2000 Co-processor(s) MCU Island: 1 Dual Arm Cortex-R5, SoC: 2 Dual Arm Cortex-R5 Features MCU Island: ASIL-D, SoC main: ASIL-B, safety island enabled Ethernet MAC 8-port 2.5Gb switch PCIe 4 PCIe Gen3 CAN (#) 16 CSI-2 4L TX, 8L RX Serial I/O CAN-FD, I2C, I3C, UART, USB DRAM LPDDR4-3733 McASP 12 USB 2 USB3.1 Security Debug security, Secure boot & storage & programming, Cryptographic acceleration, Trusted execution environment, Software IP protection, Device identity, Isolation firewalls EMIF 1 32-bit GPIO 226 SPI 1 OSPI/Hypervisor, 1 QSPI, 11 McSPI Storage interface 1 eMMC, 2 SDIO Operating temperature range (C) -40 to 125 Rating Automotive open-in-new その他の DRAx ゲートウェイ / 車載コンピューティング SoC

パッケージ|ピン|サイズ

FCBGA (ALF) 827 - open-in-new その他の DRAx ゲートウェイ / 車載コンピューティング SoC

特長

  • Processor cores:
  • Dual 64-bit Arm® Cortex®-A72 microprocessor subsystem at up to 2.0 GHz, 24K DMIPS
    • 1MB shared L2 cache per dual-core Arm® Cortex®-A72 cluster
    • 32KB L1 DCache and 48KB L1 ICache per Cortex®-A72 Core
  • Four Arm® Cortex®-R5F MCUs at up to 1.0 GHz, 8K DMIPS
    • 64K L2 RAM per core memory
  • Memory subsystem:
  • 2MB of on-chip L3 RAM with ECC and coherency
    • ECC error protection
    • Shared coherent cache
    • Supports internal DMA engine
  • External Memory Interface (EMIF) module with ECC
    • Supports LPDDR4 memory types
    • Supports speeds up to 3733 MT/s
    • 32-bit data bus with inline ECC up to 14.9GB/s
  • General-Purpose Memory Controller (GPMC)
  • 512KB on-chip SRAM in MAIN domain, protected by ECC
  • Safety: targeted to meet ASIL-C for MCU island and ASIL-B for main processor
  • Integrated MCU island subsystem of Dual Arm® Cortex®-R5F cores with floating point coprocessor and optional lockstep operation, targeted to meet ASIL-C safety requirements/certification
    • 512B Scratchpad RAM memory
    • Up to 1MB on-chip RAM with ECC dedicated for R5F
    • Integrated Arm® Cortex®-R5F MCU island isolated on separate voltage and clock domains
      • Dedicated memory and interfaces capable of being isolated from the larger SoC
  • The DRA829 main processor is targeted to meet ASIL-B safety requirements/certification
    • Widespread ECC protection of on-chip memory and interconnect
    • Built-in self-test (BIST) and fault-injection for CPU and on-chip RAM
    • Error Signaling Module (ESM) with error pin
    • Runtime safety diagnostics, voltage, temperature, and clock monitoring, windowed watchdog timers, CRC engine for memory integrity checks
    • Safety documentation available for applications required to meet ISO 26262 requirements
  • Capture subsystem:
  • Two CSI2.0 4L RX plus one CSI2.0 4L TX
  • Display subsystem:
  • One eDP/DP interface with Multi-Display Support (MST)
    • HDCP1.4/HDCP2.2 high-bandwidth digital content protection
  • One DSI TX (up to 2.5K)
  • Up to two DPI
  • Device security:
  • Secure boot with secure runtime support
  • Customer programmable root key, up to RSA-4K or ECC-512
  • Embedded hardware security module
  • Crypto hardware accelerators – PKA with ECC, AES, SHA, RNG, DES and 3DES
  • High speed serial interfaces:
  • Integrated ethernet switch supporting
    (total of 8 external ports)
    • Up to eight 2.5Gb SGMII
    • Up to eight RMII (10/100) or RGMII (10/100/1000)
    • Up to two QSGMII
  • Up to four PCI-Express® (PCIe) Gen3 controllers
    • Gen1 (2.5GT/s), Gen2 (5.0GT/s), and Gen3 (8.0GT/s) operation with auto-negotiation
    • Up to two lanes per controller
  • Two USB 3.0 dual-role device (DRD) subsystem
    • Two enhanced SuperSpeed Gen1 ports
    • Each port supports Type-C switching
    • Each port independently configurable as USB host, USB peripheral, or USB DRD
  • Automotive interfaces:
  • Sixteen Modular Controller Area Network (MCAN) modules with full CAN-FD support
  • Audio interfaces:
  • Twelve Multichannel Audio Serial Port (MCASP) modules
  • Flash memory interfaces:
  • Embedded MultiMediaCard interface (eMMC™ 5.1)
  • Universal Flash Storage (UFS 2.1) interface with two lanes
  • Two Secure Digital® 3.0/Secure Digital Input Output 3.0 interfaces (SD3.0/SDIO3.0)
  • Two simultaneous flash interfaces configured as
    • One OSPI and one QSPI flash interfaces
    • or HyperBus™ and QSPI flash interface
  • System-on-Chip (SoC) architecture:
  • 16-nm FinFET technology
  • 24 mm × 24 mm, 0.8-mm pitch, 827-pin FCBGA (ALF), enables IPC class 3 PCB routing
  • TPS6594-Q1 Companion Power Management ICs (PMIC):
  • Functional Safety support up to ASIL-D
  • Flexible mapping to support different use cases

All trademarks are the property of their respective owners.

open-in-new その他の DRAx ゲートウェイ / 車載コンピューティング SoC

概要

Jacinto™ 7 DRA829V automotive processors, based on the Arm®v8 64-bit architecture, provide advanced system integration to enable lower system costs of automotive applications such as Gateway, Vehicle Compute, and Body Domain Controller. The integrated diagnostics and functional safety features are targeted to ASIL-B/C certification/requirements. The integrated microcontroller (MCU) island eliminates the need for an external system MCU. The device features a Gigabit Ethernet switch and a PCIe® hub which enables networking use cases that require heavy data bandwidth. Up to four Arm® Cortex®-R5F subsystems manage low level, timing critical processing tasks leaving the Arm® Cortex®-A72’s unencumbered for applications. A dual-core cluster configuration of Arm® Cortex®-A72 facilitates multi-OS applications with minimal need for a software hypervisor.

open-in-new その他の DRAx ゲートウェイ / 車載コンピューティング SoC
ダウンロード

Sample availability

ALF package is in preview. Preproduction samples for XDRA829VXXGALF are available (symbolized XJ721EGALF).  Request now

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 15
種類 タイトル 英語版のダウンロード 日付
* ユーザー・ガイド AM752x/DRA829/TDA4xM Technical Reference Manual 2019年 11月 14日
ホワイト・ペーパー Evolving automotive gateways for next-generation vehicles. 2020年 3月 1日
ホワイト・ペーパー Leverage Jacinto 7 Processors Functional Safety Features for Automotive DesignsK 2020年 3月 1日
ホワイト・ペーパー Leverage Jacinto 7 Processors Functional Safety Features for Automotive DesignsN 2020年 3月 1日
ホワイト・ペーパー Jacinto 7 プロセッサの機能安全性能を車載設計に活用 英語版をダウンロード 2020年 2月 28日
ホワイト・ペーパー Evolving automotive gateways for next-generation vehicles. 2020年 2月 26日
ホワイト・ペーパー 次世代自動車向けに進化する車載ゲートウェイ (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2020年 1月 29日
技術記事 Enabling the software-defined car with a vehicle compute gateway platform 2020年 1月 7日
技術記事 Making ADAS technology more accessible in vehicles 2020年 1月 7日
その他の技術資料 Jacinto Automotive Processor System-On-Module Quick Start Guide 2019年 10月 10日
アプリケーション・ノート Jacinto 7 High-Speed Interface Layout Guidelines 2019年 10月 4日
ユーザー・ガイド TPS6594, TP6594-Q1, TPS6593, TP6593-Q1 Technical Reference Manual 2019年 7月 9日
アプリケーション・ノート Jacinto 7 LPDDR4 Board Design and Layout Guidelines 2019年 6月 25日
技術記事 Smart sensors are going to change how you drive (because eventually, you won’t) 2018年 4月 25日
技術記事 AI in Automotive: Practical deep learning 2018年 2月 8日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
DRA829VXEVM
DRA829VXEVM
document-generic ユーザー・ガイド
概要

DRA829VXEVM 評価基板プラットフォームは、Jacinto™ DRA829V (...)

特長
  • SOM
    • J721E プロセッサ
    • コモン・プロセッサ・ボードと連携 (基本の評価基板機能には SOM と CP が必要)
    • 最適化済みの電源ソリューション (PMIC)
    • DRAM、LPDDR4‐3733、4GByte 合計メモリ、インライン ECC をサポート
    • オクタル SPI NOR フラッシュ、512Mb メモリ (8 ビット)
    • HyperFlash + HyerRAM、512Mb フラッシュ・メモリー + 256Mb RAM
  • コモン・プロセッサ (CP) ボード
    • プロセッサ SOM と連携 (基本の評価基板機能には SOM と CP が必要)
    • UFS フラッシュ・メモリー、32GByte、2 レーン、ギヤ 3
    • USB3.1 type C インターフェイス、DFP、DRP、UFP モードをサポート
    • ディスプレイ・ポート、最大 4K の解像度、MST サポート付き
    • 2 個の PCIe カード・スロット、1 個の PCIe M.2 スロット (M キー)、すべて Gen3

ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
Software Development Kit for DRA8x & TDA4x Jacinto Automotive Processors
PROCESSOR-SDK-DRA8X-TDA4X — Processor SDK RTOS Automotive (PSDKRA) and Processor SDK Linux Automotive (PSDKLA) together form a multi-processor software development platform for TDA4x and DRA8x SoCs within the TI’s Jacinto™ automotive platform. The SDK provides a comprehensive set of software tools and (...)
特長

PSDKLA:

  • R5F SPL: eMMC boot, HS400 mode support
  • A72 U-boot: USB Mass Storage Class, Device Firmware Upgrade (DFU) , Universal Flash Storage (UFS), eMMC boot
  • Kernel Connectivity drivers: CPSW9G Ethernet Virtual driver, USB gadget, dual role support, SD card Ultra-High Speed (UHS) mode, PCIe backplane (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
Third party folder page for Hella-Aglaia Forward Camera Algorithms
Hella Aglaia からの提供 HELLA Aglaia develops embedded software solutions for advanced driver assistance systems – compliant with certified industry standards and ready for hardware integration.

Leveraging the powerful deep learning capabilities of the TDA4x processor family, HELLA Aglaia’s robust image processing (...)

IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
Code Composer Studio IDE
CCSTUDIO

Code Composer Studio™ - 統合開発環境(IDE)

Code Composer Studio は、TI のマイコンと組込みプロセッサ・ポートフォリオをサポートする統合開発環境(IDE)です。Code Composer Studio は、組込みアプリケーションの開発およびデバッグに必要な一連のツールで構成されています。最適化 C/C++ コンパイラ、ソース・コード・エディタ、プロジェクト・ビルド環境、デバッガ、プロファイラなど、多数の機能が含まれています。直感的な IDE には、アプリケーションの開発フローをステップごとに実行できる、単一のユーザー・インターフェイスが備わっています。使い慣れたツールとインターフェイスにより、ユーザーは従来より迅速に作業を開始できます。Code Composer Studio は、Eclipse ソフトウェア・フレームワークの利点と、TI の先進的な組込みデバッグ機能の利点を組み合わせ、組込み分野のデベロッパーにとって豊富な機能を備えた魅力的な開発環境を実現します。

特長

プラットフォームごとの特長- 個別のプロセッサ・ファミリで利用できる機能の詳細をご確認ください。

 

Code Composer Studio は TI の幅広い組込みプロセッサ・ポートフォリオを包括的にサポートします。お探しのファミリに対応するリンクが上に表示されていない場合は、そのファミリのプロセッサ・コアが最も類似した製品のリンクを選択してください。


ダウンロード

  • Code Composer Studio の最新バージョンをダウンロード
  • 追加のダウンロード - 以前のバージョンを含む包括的なダウンロード・リストを利用するには、Code Composer Studio download site(英語)にアクセスしてください。
  • クラウド・ツール - TI のクラウド・ツールにアクセスするには、dev.ti.com をご利用ください。特定のデバイスに関連するリソース全般の参照や、デモ・アプリケーションの実行、さらに Code Composer Studio Cloud を使用した開発が可能です。

追加情報

オペレーティング・システム(OS) ダウンロード
QNX Neutrino RTOS
QNX Software Systems からの提供 — QNX Neutrino® リアルタイム・オペレーティング・システム(RTOS)はフル機能を搭載した信頼性の高い RTOS で、車載、医療、交通、軍用、産業用組込みシステム向けの次世代製品を可能にします。マイクロカーネル採用の設計とモジュール型アーキテクチャにより、総所有コストを低減しながら、高度に最適化された信頼性の高いシステムを実現できます。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM751.ZIP (13 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM752.ZIP (1983 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM753.ZIP (1 KB) - Thermal Model
計算ツール ダウンロード
ピン・マルチプレクサ・ユーティリティ、ARM MPU プロセッサ(AM389x、AM35x、AM/DM37x、C6A816x、DM816x、OMAP35x)用
PINMUXTOOL The Pin MUX Utility is a software tool which provides a Graphical User Interface for configuring pin multiplexing settings, resolving conflicts and specifying I/O cell characteristics for TI MPUs. Results are output as C header/code files that can be imported into software development kits (SDKs) or (...)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (ALF) 827 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

Jacinto 7 TDA4x ADAS SoCs enable enhanced vehicle perception

Improve awareness of the car’s surroundings for a better driving experience with TDA4x, Jacinto™ processors.

投稿日: 02-Jan-2020
時間: 02:03

関連ビデオ