Function Receiver Protocols LVDS, CML, LVPECL Number of Tx 0 Number of Rx 1 Supply voltage (V) 3.3 Signaling rate (Mbps) 400 Input signal LVDS, CML, LVPECL Output signal CMOS Rating Automotive Operating temperature range (C) -40 to 125 open-in-new その他の LVDS, M-LVDS & PECL IC


SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 open-in-new その他の LVDS, M-LVDS & PECL IC


  • AECQ-100 Grade 1
  • -40 to +125°C temperature range operation
  • Compatible with ANSI TIA/EIA-644-A Standard
  • >400 Mbps (200 MHz) switching rates
  • 100 ps differential skew (typical)
  • 3.5 ns maximum propagation delay
  • Integrated line termination resistor (100Ω typical)
  • Single 3.3V power supply design
  • Power down high impedance on LVDS inputs
  • LVDS inputs accept LVDS/CML/LVPECL signals
  • Pinout simplifies PCB layout
  • Low Power Dissipation (10mW typical@ 3.3V static)
  • SOT-23 5-lead package

  • open-in-new その他の LVDS, M-LVDS & PECL IC


    The DS90LT012AQ is a single CMOS differential line receiver designed for applications requiring ultra low power dissipation, low noise, and high data rates. The devices are designed to support data rates in excess of 400 Mbps (200 MHz) utilizing Low Voltage Differential Swing (LVDS) technology

    The DS90LT012AQ accepts low voltage (350 mV typical) differential input signals and translates them to 3V CMOS output levels. The DS90LT012AQ includes an input line termination resistor for point-to-point applications.

    The DS90LT012AQ and companion LVDS line driver DS90LV011AQ provide a new alternative to high power PECL/ECL devices for high speed interface applications.

    open-in-new その他の LVDS, M-LVDS & PECL IC


    = 主要な資料
    結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 4
    種類 タイトル 英語版のダウンロード 日付
    * データシート DS90LT012AQ Automotive LVDS Differential Line Receiver (jp) データシート (Rev. D 翻訳版) 最新の英語版をダウンロード (Rev.E) 2011年 3月 24日
    アプリケーション・ノート LVDS for Noise Reduction in Motor Drive 2018年 9月 27日
    アプリケーション・ノート How Far, How Fast Can You Operate LVDS Drivers and Receivers? 2018年 8月 3日
    アプリケーション・ノート AN-1821 CPRI Repeater System 2013年 4月 26日




    評価基板 ダウンロード
    document-generic ユーザー・ガイド
    The DS90LV047-48AEVM is an evaluation module (EVM) designed for performance and functional evaluation of Texas Instruments' DS90LV047A 3-V LVDS quad CMOS differential line driver and DS90LV048A 3-V LVDS CMOS differential line receiver. With this kit, users can quickly evaluate the output (...)
    • DS90LV047A:  Converts single-ended LVCMOS to differential LVDS
    • DS90LV048A:  Converts differential LVDS to single-ended LVCMOS
    • Greater than 400-Mbps (200 MHz) switching rates
    • Single-supply operation:  3.3 V


    シミュレーション・モデル ダウンロード
    SNLM044.ZIP (11 KB) - IBIS Model
    シミュレーション・ツール ダウンロード


    リファレンス・デザイン ダウンロード
    TIDA-010122 — このリファレンス・デザインは、マッシブ MIMO (mMIMO)、フェーズド・アレイ・レーダー、通信ペイロードなど、最新の5G に対応した用途にまつわる同期設計の課題を解決するものです。一般的な RF フロント・エンドの場合、アンテナ、低ノイズ・アンプ (LNA)、ミキサ、局部発振器 (LO) はアナログ領域に、アナログ/デジタル・コンバータ、数値制御発振器 (NCO)、デジタル・ダウン・コンバータ (DDC) はデジタル領域にあります。システム全体の同期を実現するには、これらのデジタル・ブロックをシステム・クロックと同期させる必要があります。このリファレンス・デザインは ADC12DJ3200 データ・コンバータを使用し、オンチップ NCO を SYNC~ に対して同期させる方法で、確定的な待ち時間と複数のレシーバ間での 5ps 未満のチャネル間スキューを実現します。また、ノイズレスのアパーチャ遅延時間調整 (tAD Adjust) 機能を使用してスキューをさらに低減します。また、このデザインは、LMX2594 広帯域 PLL と LMK04828 シンセサイザおよびジッタ・クリーナーをベースとし、位相ノイズが非常に小さいクロック供給ソリューションも実現しています。
    document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
    リファレンス・デザイン ダウンロード
    高速オシロスコープと広帯域デジタイザ向け、12.8GSPS アナログ・フロント・エンドのリファレンス・デザイン
    TIDA-01028 — このリファレンス・デザインは、インターリーブ型 RF サンプリング A/D コンバータ(ADC)を使用して、12.8GSPS のサンプリング速度を実現します。タイム・インターリーブを行う 2 個の RF サンプリング ADC を使用しています。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス・デザインは、ADC12DJ3200 のノイズレス・アパーチャ遅延調整(tAD Adjust)機能を使用して位相シフトを実現します。この機能は、インターリーブ型 ADC に特有の不整合を最小化し、SNR、ENOB、SFDR 性能を最大化します。このリファレンス・デザインは、JESD204B をサポートする低位相ノイズのクロック・ツリーも採用しており、LMX2594 広帯域 PLL、LMK04828 シンセサイザ、ジッタ・クリーナーを使用して実装しています。
    document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
    リファレンス・デザイン ダウンロード
    12 ビット・デジタイザ向け、スケーラブル 20.8GSPS のリファレンス・デザイン
    TIDA-010128 — このリファレンス・デザインは、RF サンプリング A/D コンバータ (ADC) をタイム・インターリーブ構成で使用して、20.8GSPS のサンプリング・システムを実現する方法を提示しています。タイム・インターリーブという方式は、サンプリング・レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング・クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB を達成するために不可欠な仕様の 1 つです。このリファレンス・デザインは、19fs (フェムト秒) という高精度の位相制御ステップを達成している ADC12DJ5200RF のノイズレス・アパーチャ遅延時間調整 (tAD Adjust) 機能を使用し、20.8GSPS のインターリーブ実装を容易にしています。このリファレンス・デザインは、LMK04828 と LMX2594 をベースとし、12 ビットのシステム性能要件を満たす、オンボードの低ノイズ JESD204B クロック・ジェネレータを使用しています。
    document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
    リファレンス・デザイン ダウンロード
    12.8GSPS データ・アクイジション・システムで性能を最大化する低ノイズ電源のリファレンス・デザイン
    TIDA-01027 — This reference design demonstrates an efficient, low noise 5-rail power-supply design for very high-speed DAQ systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency synchronized and phase-shifted in order to minimize input current ripple and control frequency content (...)
    document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
    リファレンス・デザイン ダウンロード
    DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン
    TIDA-01022 — This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew and (...)
    document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード

    CAD/CAE シンボル

    パッケージ ピン数 ダウンロード
    SOT-23 (DBV) 5 オプションの表示



    TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

    TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。


    TI のトレーニングとビデオをすべて表示