DS90LVRA2
- 600Mbps (300MHz) を超えるスイッチング速度
- 差動スキュー：50ps (標準値)
- チャネル間スキュー：0.1ns (標準値)
- 1.8V 電源
- フロースルーのピン配置
- 電源オフ時に高インピーダンスになる LVDS 入力
- 出力スルーレート制御
- LVDS 入力は LVDS/CML/LVPECL 信号に対応
- ANSI/TIA/EIA-644 規格に準拠
- DS90LV028A-Q1 とピン互換
- OPN バリアント
- 標準：0℃～70℃
- 産業用：–40℃～+85℃
DS90LVRA2 は、デュアル CMOS 差動ライン・レシーバであり、広い入力同相範囲、高いデータ・レート、スルーレート制御付き CMOS 出力を必要とするアプリケーション向けに設計されています。このデバイスは、低電圧差動信号 (LVDS) テクノロジを活用して、600Mbps (300MHz) のデータ速度をサポートするよう設計されています。
DS90LVRA2 は、低電圧 (標準値 350mV) の差動入力信号を受信し、1.8V CMOS 出力レベルへ変換します。 DS90LVRA2 は、フロースルー設計を採用しており、PCB レイアウトが容易です。
DS90LVRA2 およびこれと対になる LVDS ライン・ドライバ DS90LV027AQ は、消費電力の大きい PECL/ECL デバイスの新しい代替品として、高速のポイント・ツー・ポイント・インターフェイス・アプリケーションに使用できます。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | DS90LVRA2 LVDS デュアル差動ライン・レシーバ データシート | PDF | HTML | 英語版 | PDF | HTML | 2022年 12月 19日 |
| アプリケーション概要 | Enabling LVDS Links for Low Power FPGAs, Processors, and ASIC Implementations (Rev. A) | PDF | HTML | 2024年 3月 25日 | |||
| EVM ユーザー ガイド (英語) | DS90LVRA2 EVM User's Guide | PDF | HTML | 2022年 11月 22日 | |||
| 証明書 | DS90LVRA2EVM EU RoHS Declaration of Conformity (DoC) | 2022年 11月 17日 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DS90LVRA2EVM — DS90LVRA2 デュアルチャネル LVDS レシーバの評価基板
DS90LVRA2 EVM は、TI (テキサス・インスツルメンツ) の LVDS デュアル差動ライン・レシーバである DS90LVRA2 の性能と機能を評価するための設計を採用した評価基板です。
このキットを使用すると、DS90LVRA2 がサポートしている出力波形の特性とシグナル・インテグリティを迅速に評価できます。SMA を活用すると、DS90LVRA2 の入出力にアクセスできるほか、性能評価の目的でラボ機器や開発ユーザーのシステムに直接接続することもできます。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| WSON (DEM) | 8 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 材質成分
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。